Основы микропроцессорной техники

Раздел 8 Интерфейсы ПК

«Структура курса | Глава 1 | Глава 2 | Глава 3 | Глава 4 | Глава 5 | Глава 6 | Раздел 7 | Раздел 8 | Дополнения
Раздел 8 - Страницы: «1 | 2 | 3 | 4 | 5 | 6 | »

8.1.1. Назначение сигналов ISA

Вкратце о сигналах ISA уже говорилось в разделе 2.2. Рассмотрим назначение основных, наиболее часто используемых сигналов магистрали ISA подробнее.

  • SA0 ... SA19 - фиксированные адресные разряды (они действительны в течение всего цикла обмена). 16-разрядным словам отвечают парные адреса (SA0 = 0).
  • LA17 ... LA23 - нефиксированные адресные разряды. Используются для адресации памяти. Действительны только в начале цикла обмена (в адресной фазе.
  • BALE - сигнал строб адресных разрядов (действительности адреса соответствует отрицательный фронт сигнала). Основное назначение - фиксация нефиксированных адресных разрядов в регистре-замка.
  • -SBHE - сигнал типа цикла передачи данных (8-ми или 16-разрядный цикл). Активный при передаче старшего байта.
  • SD0 ... SD15 - разряды данных. Линиями SD0 ... SD7 передается младший байт, линиями SD8 ... SD15 - старший байт.
  • -SMEMR,-MEMR - строб чтения данных из памяти. Сигнал-SMEMR производится только при обращении к адресам, не превышающих FFFFF (которые находятся в пределах младшего 1 Мбайта), а сигнал-MEMR - при обращении ко всем адресов памяти.
  • -SMEMW,-MEMW - строб записи данных в память. Сигнал-SMEMW производится только при обращении к адресам, не превышающих FFFFF (которые находятся в пределах младшего 1 Мбайта), сигнал-MEMW - при обращении ко всем адресов памяти.
  • -IOR - строб чтения данных из устройств ввода / вывода. При активном сигнале адресован устройство ввода / вывода должен выдать свои данные на шину данных.
  • -IOW - строб записи данных в устройства ввода / вывода. По этому сигналу адресован устройство ввода / вывода должен принять данные с шины данных.
  • -MEM CS16 - сигнал выставляется памятью для сообщения задатчик о том, что она имеет 16-разрядную организацию. Товары в ответ на распознавание адреса памяти.
  • -I / O CS16 - сигнал выставляется устройством ввода / вывода для сообщения задатчик о том, что он имеет 16-разрядную организацию, и необходим 16-разрядный цикл обмена. Товары в ответ на распознавание своего адр еса.
  • I / O CH RDY - сигнал снимается (делается низким) исполнителем (устройством ввода / вывода или памяти) за передним фронтом сигналов-IOR и-IOW в случае, если он не успевает выполнить нужную операцию в темпе задатчик. То есть этот сигнал используется для асинхронного обмена магистралью.
  • -I / O CH CK - сигнал производится любым исполнителем (устройством ввода / вывода или памяти) для информирования задатчик о фатальной ошибке, например, об ошибке четности при доступе к памяти.
  • -0WS - сигнал выставляется исполнителем для информирования задатчик о необходимости проведения цикла обмена без вставки такта ожидания.
  • -REFRESH - сигнал регенерации, выставляется контроллером регенерации для информирования всех устройств на магистрали о выполнении циклов регенерации динамической памяти компьютера.
  • RESET DRV - сигнал сброса в начальное состояние всех устройств на магистрали. Производится центральным процессором при включении или сбое питания, а также при нажатии на кнопку RESET компьютера.
  • SYSCLK - сигнал системного тактового генератора, тактовый сигнал магистрали. В большинстве компьютеров его частота равна 8 МГц независимо от тактовой частоты процессора.
  • OSC - не синхронизирован с SYSCLK сигнал кварцевого генератора с частотой 14,31818 МГц.
  • IRQ - сигналы запроса радиальных прерываний. Запросу есть положительный переход на соответствующей линии IRQ.
  • DRQ - сигналы запроса ПДП.
  • -DACK - сигналы предоставления ПДП.
  • AEN - сигнал выбора устройства, пригласил ПДП. Отключает все другие устройства, не участвующих в данном цикле ПДП.

8.1.2. Циклы обмена магистралью ISA

О циклах обмена магистралью ISA уже упоминалось в разделе 2.2. Здесь мы рассмотрим их несколько подробнее, на уровне, достаточном для практического использования.

В режиме программного обмена информацией на магистрали ISA выполняется четыре типа циклов:

  • цикл записи в память;
  • цикл чтения из памяти;
  • цикл записи в устройство ввода / вывода;
  • цикл чтения из устройства ввода / вывода.

Циклы обмена с памятью и с устройствами ввода / вывода отличаются между собой используемыми строба записи и чтения, а также временными задержками между сигналами.

Цикл обмена с устройствами ввода / вывода начинается с выставления задатчик кода адреса на линиях SA0 ... SA15 и сигнала-SBHE, определяющий разрядность информации. Чаще всего используются только 10 младших линий SA0 ... SA9, потому что большинство разработанных ранее плат расширения задействуют только их. В ответ на получение адреса исполнитель, распознал свой адрес, должен сформировать сигнал-I / O CS16 в случае, если обмен должен быть 16-разрядным. Далее следует собственно команда чтения или записи.

При цикле чтения задатчик выставляет сигнал-IOR, в ответ на который исполнитель должен выдать данные на шину данных. Эти данные должны быть сняты исполнителем после окончания сигнала-IOR.

В цикле записи задатчик выставляет записываемые данные и сопровождает их строб записи-IOW. Исполнитель должен принять эти данные (для гарантии - за задним фронтом сигнала-IOW.

На Рис. 8.2 приведены временные диаграммы циклов обмена с устройствами ввода / вывода. Для простоты на одном рисунке показан как цикл записи, так и цикл чтения, хотя происходят они, коне чно, в разное время.


Рис. 8.2. Имеющее циклов программного обмена с устройствами ввода / вывода (все интервалы в наносекунд.

Если исполнитель не успевает выполнить команду в темпе магистрали, он может приостановить на целое количество периодов Т сигнала SYSCLK завершения цикла чтения или записи за счет снятия (перевод в низкий уровень) сигнала I / O CH RDY (так называемый удлиненный цикл). Это происходит в ответ на получение переднего фронта сигнала-IOR или-IOW. Сигнал I / O CH RDY может содержаться низким не более 15,6 мкс, в противном случае процессор переходит в режим обработки немаскованого прерывания NMI.

Производителю ISA-устройств необходимо прежде всего обращать внимание на те временные интервалы, связанные с быстродействием аппаратуры этих устройств. Например, на обработку адреса селектора адреса уделяется не более 91 нс, а буфер данных в цикле чтения должен выдавать данные на магистраль не более чем за 110 нс.

При циклах программного обмена с памятью используются те же сигналы, только вместо строб чтения-IOR применяются строб чтения-MEMR и-SMEMR, вместо строб записи-IOW - строб записи-MEMW и-SMEMW. Для определения байтового или дословно формата данных применяется сигнал-MEM CS16. Для асинхронного режима обмена (удлиненного цикла) здесь также используется сигнал I / O CH RDY. Отметим, что память должна обрабатывать все адресные разряды магистрали, включая и LA17 ... LA23.

На рис. 8.3 показано временную диаграмму обмена с памятью, причем здесь указаны только временные интервалы, отличающиеся от аналогичных интервалов на Рис. 8.2. Для простоты на одном рисунке показан как цикл записи в память, так и цикл чтения из памяти.


Рис. 8.3. Имеющее циклов программного обмена с памятью (все интервалы в наносекунд.

В случае циклов прямого доступа к памяти (ПДП) используется другой протокол обмена. Потому что магистраль ISA имеет раздельные строб чтения и записи для устройств ввода / вывода и для памяти, пересылка данных в режиме ПДП происходят за один машинный цикл. Т.е. если данные нужно переслать с устройства ввода / вывода в память, то одновременно происходит чтение данных из устройства ввода / вывода (по сигналу-IOR) и их запись в память (по сигналу-MEMW. Аналогично осуществляется пересылка данных из памяти в устройство ввода / вывода (по сигналам-MEMR и-IOW.

Цикл ПДП (рис. 8.4) начинается с запроса ПДП от исполнителя, желающий произвести обмен, с помощью одного из сигналов DRQ. После освобождения магистрали текущим задатчик (например, процессором) контроллер ПДП через время t формирует соответствующий сигнал-DACK, что говорит о предоставлении ПДП устройства, его пригласил.


Рис. 8.4. Временная диаграмма циклов прямого доступа к памяти (все интервалы в наносекунд.

Затем контроллер ПДП вырабатывает адрес ячейки памяти, с которой будет происходить обмен в текущем цикле, и сигнал AEN, что говорит устройства ввода / вывода о том, что к нему идет обращение в режиме ПДП. После этого выставляется строб чтения (-IOR или-MEMR), в ответ на который источник переданных данных выставляет свою информацию на шину данных, и строб записи (-MEMW или-IOW), по которому данные записываются в приемник данных. Здесь так же, как и в обычном цикле, возможен асинхронный обмен (удлиненный цикл) с использованием сигнала I / O CH RDY. Для простоты на одном рисунке показано два цикла: передачи из памяти в устройство ввода / вывода и переда чи с устройства ввода / вывода в память. Временные интервалы этих двух циклов несколько различаются.

При аппаратных прерываниям протокол обмена совсем простой, потому что прерывание используются радиальные. Исполнитель, желающий инициировать прерывание, выставляет свой запрос (положительный переход на одной из линий IRQ) на магистраль. Контроллер прерываний, получив этот запрос, преобразует его в запрос прерываний процессора. Процессор, закончив выполнение текущей команды, переходит в адрес начала программы обработки данного прерывания, однозначно определяется по номеру используемого сигнала IRQ. После обработки прерывания процессор возвращается к основной программе.

Для проведения регенерации динамической памяти компьютера используются специальные циклы регенерации (Рис. 8.5).


Рис. 8.5. Имеющее циклов регенерации на ISA (все интервалы указанные в наносекунд.

Такие циклы выполняет контроллер регенерации, который должен для этого получать управления магистралью каждые 15 микросекунд. Во время цикла регенерации происходит чтение одной из 256 ячеек памяти (для адресации при этом используются только восемь младших разрядов адреса SA0 ... SA7. Информация, читается, нигде не применяется, т.е. это цикл псевдочитання. Проведение 256 циклов регенерации, то есть псевдочитання из 256 последовательных адресов памяти, обеспечивает полное восстановление информации в памяти и ее непрерывное сохранение. Если по каким причинам цикл регенерации памяти не происходит вовремя, возможна потеря информации.

Цикл регенерации включает в себя выставление сигнала-REFRESH, сигналов кода адреса SA0 ... SA7 и строб чтения из памяти-MEMR. В случае необходимости может использоваться сигнал I / O CH RDY, обеспечивающий асинхронный обмен.

При включении питания, а также при нажатии кнопки RESET на передней панели компьютера на магистрали вырабатывается сигнал RESET DRV, используемый всеми устройствами, подключенные к магистрали для сброса в исходное состояние (инициализации) и отключения от магистрали.

Захват магистрали посторонним задатчик, в принципе, предусмотренное стандартом, используется на практике довольно редко, так как требует от устройства, захвативший магистраль, полного управления ею, включая и поддержку периодической регенерации памяти.

Электрические характеристики магистрали выдвигают жесткие требования ко всем устройств, подключаемых по величине входных и выходных токов, а также за потребляемой мощностью. В противном случае возможен выход из строя всего компьютера в целом.

Стандарт определяет, что выходной ток любого источника магистральных сигналов не должен быть меньше 24 мА, а входной ток любого приемника магистральных сигналов не должен превышать 0,8 мА. Кроме того, нарушения в работе компьютера может вызвать несоблюдение временных ограничений, накладываемых используемыми протоколами обмена во всех рассмотренных циклах.

«Структура курса Раздел 8 - Страницы: «1 | 2 | 3 | 4 | 5 | 6 | »