10 100
100K
10k
1k
60
80
20
40
ЭЛЕКТРОСНАБЖЕНИЕ ОТКАЗА - дБ
Периодичность - Гц
V
DD
= +5 V AC 200 мВ
T
= +25 C
DATA = FFF
H
Рисунок 10. Питание Отклонение
от частоты
10
90
100
0%
Время = 20 μ с / DIV
20 с μ
1V
R
L
= NO LOAD
C
L
= 110pF
T
= +25 C
1V/DIV
Рисунок 13. Большое время установления сигнала
DAC8512 - Типичные характеристики
REV.
-8 -
0
5
V
DD
= +5 V
T
= +25 C
R
L
= NO LOAD
Выходное напряжение
1mV/DIV
ВРЕМЯ - 10 μ с / DIV
Л.
Рисунок 15. Время Подробный Fall
4,115
4,075
125
4,085
4,080
-25
-50
4,095
4,090
4,100
4,105
4,110
100
75
50
25
0
ТЕМПЕРАТУРА - C
РАЗВЕРНУТОГО OUTPUT - Вольт
V
DD
= +5 V
NO LOAD
SS = 300 PCS
AVG - 3 σ
AVG + 3 σ
AVG
Рисунок 18. Предельное напряжение против
Температура
5
-5
1200
-2
-4
200
-3
0
1
-1
0
2
3
4
1000
600
800
400
Результат изменения напряжения - мВ
Часы работы +125 C
135 ЕДИНИЦ ПРОВЕРЕНО
ЧТЕНИЯ нормированные
В Zero Hour момент времени
В СРЕДНЕМ
АССОРТИМЕНТ
Рисунок 21. Долгосрочные Дрифт Ускорение
ated по Burn-In
0
5
16 с μ
V
DD
= +5 V
T
= +25 C
R
L
= NO LOAD
Выходное напряжение
1mV/DIV
ВРЕМЯ - 10 μ с / DIV
Л.
Рисунок 14. Время Подробный Райз
60
0
ИТОГО нескорректированные ОШИБКА - мВ
КОЛИЧЕСТВО ЕДИНИЦ
0
10
-12
30
20
40
50
+12
+4
0
-4
-8
+8
Вт = Σ + INL ZS + FS
SS = 300 ЕДИНИЦ
T
= +25 C
Рисунок 17. Всего нескорректированные ошибки
Гистограмма
10
0,1
0,01
10
100
100K
10k
1k
1
Периодичность - Гц
V
DD
= +5 V
T
= +25 C
DATA = FFF
H
Плотности шума OUTPUT -
μ
V /
√
Гц
Рисунок 20. Выходное напряжение шума против
Частота
2,0
-2,0
4096
-1,0
-1,5
512
0
0,0
-0,5
0,5
1,0
1,5
3584
3072
2560
2048
1536
1024
DIGITAL INPUT CODE - десятичная
Ошибка линеаризации - LSB
V
DD
= +5 V
T
= -40 C, +25 С, +85 C
+25 C и +85 C
-40 C
Рисунок 16. Ошибка линеаризации против цифровой
Код
3
-1
125
0
-25
-50
1
2
100
75
50
25
0
ТЕМПЕРАТУРА - C
ZERO-SCALE - мВ
DATA = 000
H
NO LOAD
V
DD
= 5,0 V
Рисунок 19. Zero-Scale напряжения против
Температура
4
0
125
1
-25
-50
2
3
100
75
50
25
0
ТЕМПЕРАТУРА - C
Ток - мА
V
LOGIC
= 2,4
DATA = FFF
H
NO LOAD
V
DD
= 4,75 V
V
DD
= 5,25 V
V
DD
= 5,0 V
Рисунок 22. Ток против
Температура
DAC8512
-9 -
REV.
Секция по применению
Блоки питания, в обход, и заземление
Все продукты Конвертор точностью требуют тщательного применения
хорошую подготовку практики для поддержания полной номинальной производительности.
Потому что DAC8512 была разработана для применения +5 V,
он идеально подходит для тех приложений, в микропроцессор или микро-
управляющего компьютера. В этих приложениях, цифровой шум распространенности
одолжил, поэтому особой заботы должны быть приняты для обеспечения того, чтобы ее
своей точности сохраняется. Это означает, что особенно
надлежащей технической следует проявлять при адресации
ING питания, заземления, а в обход проблемы с использованием
DAC8512.
Блок питания для DAC8512 должны быть хорошо фильтруется
и регламентированы. Устройство полностью характерны для
+5 V питания с погрешностью ± 5%. С +5 V логики под-
слоя почти повсеместно доступна, она не рекомендуется
подключить непосредственно к КСР нефильтрованное поставки логике без
тщательной фильтрации. Потому что это удобно, дизайнер может быть
склонны нажмите логической схемы в поставку для ЦАП поставки.
К сожалению, это не разумно, поскольку быстрой логики с нано-
Зонд края перехода заставить высокого тока. Высокой пере-
sient импульсов тока может генерировать сбоев сотен милливольт
амплитуды из-за проводки сопротивления и индуктивности. Это
высокочастотный шум приведет к повреждению внутренних аналоговых схем на
ЦАП и привести к ошибкам. Хотя их всплеска шума
ниже по амплитуде, непосредственно нажав выход +5 V системы
питания может привести к ошибкам, так как эти поставки являются включение
ING регулятор типа, которые могут и не создать много высоких
шума. Таким образом, КПР и любые связанные с аналоговым
Схема должна быть питается непосредственно от системы пита-
кордом выходов при помощи соответствующих фильтров. Рисунок 23 иллюстрирует, как
чистой, аналого-класса предложение может быть получен от +5 V логики
поставки использованием LC фильтр дифференциальных с отдельной подачей питания
и линии возвращения. С показали значения, этот фильтр может легко
ручка 100 мА тока нагрузки без насыщения феррита
ядер. Высшее существующего потенциала может быть достигнуто с большей феррита
ядер. Для низкий шум, все электролитические конденсаторы должны быть низкими
ЭПР (эквивалент последовательного сопротивления) типа.
100 μ F
ВЫБ
ИРАТЬ
.
10-22 μ F
Важными.
0,1 μ F
CER.
TTL / CMOS
LOGIC
ЦЕПЕЙ
+5 V
ЭЛЕКТРОСНАБЖЕНИЕ
+5 V
+5 V
RETURN
Ферритовые бусины:
2 очереди, FAIR-RITE
# 2677006301
Рисунок 23. Правильно Фильтрация +5 V Логика Поставка может дать
Высокое качество поставкы Analog
Для того, чтобы соответствовать DAC8512 в 8-контактном корпусе, было необхо-
Сары использовать только один заземления устройства.
заземления в КСР выступает в качестве обратного канала для
поставки тока, а также отправной точкой для цифровых в-
положить порогов. Заземление выполняет также функции поставки
железнодорожных для внутреннего опорного напряжения и выходного усилителя.
Таким образом, чтобы свести к минимуму ошибки, то рекомендуется
заземления на DAC8512 быть подключен к высоким
Качество аналогового местах, таких, как один, описанных выше. Gener-
Подразделения обход ЦАП поставки проходит долгий путь в сокращении
питающей линии вызванные ошибками. Местные обход питания состоит из
10 μ F танталовый электролитический параллельно с 0,1 μ F керамики
рекомендуется. Конденсаторы развязки должны быть связаны
между поставки в контактный DAC (Pin 1) и аналоговый землю
(Pin 7). Рисунок 24 показывает, как землю, минуя разъем-
tions должны быть внесены в DAC8512.
6
2
GND
V
DD
8
DAC8512
10 μ F
0,1 μ F
V
OUT
1
+5 V
К ЗЕМЛЕ ANALOG
CS
CLR
5
3
4
Л.
SCLK
SDI
V
OUT
7
Рисунок 24. Рекомендуем заземления и обходами
Схема DAC8512
Однополярный Мероприятие • Эксплуатация
Это основной режим работы для DAC8512. Как было показано
на рисунке 24, DAC8512 был разработан привод нагрузки,
низко как 2 к Ω параллельно с 500 пФ. Код таблицы для этого оп-
eration показано в Таблице II.
10 μ F
0,1 μ F
0В ≤ V
OUT
≤ 4.095V
+5 V
2k Ω
500pF
6
2
V
DD
8
DAC8512
1
CS
CLR
5
3
4
Л.
SCLK
SDI
7
GND
V
OUT
Рисунок 25. Однополярный Мероприятие • Эксплуатация
Таблица II. Однополярный кодовая таблица
Шестнадцатеричное число десятичного числа
Аналоговый вывод
Регистрация в КСР
Регистрация в КСР
Напряжение (V)
FFF
4095
4,095
801
2049
2,049
800
2048
2,048
7FF
2047
2,047
000
0
0
Типичные эксплуатационных свойств-
DAC8512
-10 -
REV.
Операционная DAC8512 на +12 V или +15 V поставляет только
Хотя DAC8512 был указан для работы на
одного, 5 V питания, одной +5 V питания не могут быть доступны в
многих приложений. С DAC8512 потребляет не более
2,5 мА, максимум, то комплексного опорного напряжения, таких как
REF02, могут быть использованы в качестве DAC8512 +5 V поставки.
конфигурация схемы приведены на рисунке 26. Обратите внимание, что
Выходное напряжение в ссылку не требует отделки из-за
Прекрасные нагрузки REF02 регулирование и жесткий первоначальный вывод
Допуск напряжения. Хотя максимальная тока питания
DAC8512 составляет 2,5 мА, местных обход REF02 в выходные
по крайней мере 0,1 μ F на напряжение питания приколоть в ЦАП рекомендованный
рекомендованный для предотвращения ЦАП внутренних цифровых схем с аф-
fecting внутреннего опорного напряжения в ЦАП.
+12 В или +15 V
0,1 μ F
4
REF02
6
2
0,1 μ F
6
2
8
DAC8512
V
OUT
1
5
3
4
7
GND
CS
CLR
Л.
SCLK
SDI
V
DD
Рисунок 26. Операционная DAC8512 на +12 V или +15 V
Поставки Использование REF02 опорного напряжения
Измерительные Офсетная ошибках
Одним из наиболее часто указанных конечных ошибки, связанные
с реальным миром неидеального ЦАП компенсируется ошибка.
В большинстве тестирования КСР, смещение ошибки измеряется путем применения
нулю масштаба код и измерение результатов отклонения от 0
вольт. Есть несколько ЦАП, где смещение ошибки могут присутствовать
но не наблюдаемые на нулевом масштабе из-за других ограни-схемы
tations (например, нулевой совпадает с одним источником питания земли).
В этих ЦАП ненулевой выход на нулевой код не может быть прочитана как
смещение ошибки. В DAC8512, например, нулевой масштаба
Ошибка указана быть ± 3 LSBs. С нулевым масштабом совпадает с
нулю вольт, это не возможно измерить отрицательное смещение ошибки.
V
OUT
0,1 μ F
200 μ, MAX
V-
6
2
8
DAC8512
1
+5 V
CS
CLR
5
3
4
Л.
SCLK
SDI
R
7
Set Code = 000
H
И МЕРА V
OUT
GND
V
DD
Рисунок 27. Измерительные Zero-Scale или компенсировать ошибки
При добавлении раскрывающемся резистор с выхода DAC8412
с отрицательным поставки, как показано на рисунке 27, смещение ошибки могут
теперь можно читать на нулевой код. Данное изменение конфигурации выходных
р-канальный MOSFET на источник тока на отрицательное предложение
тем самым позволяя разработчику определить, в каком направлении
компенсированы об ошибке. Значение резистора должна быть такой, чтобы
при нулевой код, ток, протекающий через резистор 200 μ, не более.
Биполярное Мероприятие • Эксплуатация
Хотя DAC8512 был разработан для одной поставки оп-
eration, биполярные операции достижимую при использовании схемы иллюстрирует
иллюстрирует рис 28. Схема использования одним источником питания, железнодорожные к железнодорожным
OP295 ОУ и REF03 генерировать -2,5 V ссылку
, необходимых для сдвига уровня напряжения на выходе ЦАП. Обратите внимание, что -
2,5 V ссылка была создана без использования точности сопротивления
КВ. Схема была настроена обеспечить выход
напряжение в диапазоне -5 V ≤ V
OUT
≤ +5 V и кодируется в ком-
смотрение дополнительных бинарных компенсировать. Хотя каждый КСР соответствует LSB
на 1 мВ, каждый выходной LSB была сокращена до 2,44 мВ. Стол
III обеспечивает связь между цифр
выми кодами, и из-
положить напряжения.
Передаточной функции цепи определяется по формуле:
V
O
= -1 МВ × × Цифровые кодекса
R 4
R 1
+ 2,5 ×
R 4
R 2
, а для значений, указанных цепей, становится:
V
O
= -2,44 МВ × цифровой код + 5 V
+5 V
10 μ F
+
0,1 μ F
1
8
7
4
3
2
5
6
DAC8512
V
DD
GND
R1
10k Ω
R2
12.7k
R3
247K Ω
6
5
4
8
7
-5V ≤ V
O
≤ +5 V
+5 V
-5V
A2
P2
10k Ω
ZERO ШКАЛА
ADJUST
P3
500 Ω
R4
23.7k Ω
Полная шкала
ADJUST
-2.5V
CLR
Л.
CS
SCLK
SDI
0,1 μ F
+5 V
REF03
A1
-2.5V
0,01 μ F
100 Ω
P1
10k Ω
2.5V
TRIM
2
6
5
4
2
1
3
A1, A2 = 1 / 2 OP295
Рисунок 28. Биполярное Мероприятие • Эксплуатация
DAC8512
-11 -
REV.
Таблица III. Биполярное кодекса таблице
Шестнадцатеричное число десятичного числа
Аналоговый вывод
Регистрация в КСР
Регистрация в КСР
Напряжение (V)
F
FF
4095
-4,9976
801
2049
-2.44E-3
800
2048
0
7FF
2047
2,44 E-3
000
0
+5
Для сохранения монотонности и точности, R1, R2, R4 и должны
быть выбраны в соответствии пределах 0,01%, а все должны быть одного и того же
(Желательно металлическую фольгу) типа для обеспечения температурного коэффициента
соответствия. Несовпадение между R1 и R2 причин смещения и усиления
ошибки при R4 до R1 и R2 несоответствие получить ошибки дает.
Для приложений, не требующих высокой точности, схемы
показано на рисунке 29 также может быть использован для создания биполярного
выходного напряжения. В этой схеме, только один ОУ и не предусматривается
потенциометров используются для офсетной и получить отделкой. Выходной
Напряжение кодируется в офсетной бинарных и определяется по формуле:
V
O
= 1 мВ × × Цифровые кодекса
R 4
R 3 + R 4
×
1 +
R 2
R 1
-2,5 ×
R 2
R 1
43.2k + 499
R1
10k
10k
2.5V
5V
V
OUT
АССОРТИМЕНТ
R2
10k
20k
R3
10k
10k
R4
15.4k + 274
4
6
1
8
4
2
3
3
5
2
4
6
7
8
1
2
CS
CLR
Л.
SCLK
SDI
V
DD
GND
DAC8512
+5 V
0.1μF
2,5 V
R1
R2
REF03
+5 V
-5V
A1 = 1 / 2 OP295
R3
R4
V
O
+5 V
0.1μF
A1
Рисунок 29. Биполярное Мероприятие • Эксплуатация без Trim
Для ± 2,5 Диапазон выходных V и схема значений, указанных в
таблицы, уравнение переноса имеет вид:
V
O
= 1,22 мВ × цифровой код - 2,5 V
Аналогичным образом, в диапазоне ± 5 V выход, уравнения переноса
вид:
V
O
= 2,44 мВ × цифровой код - 5 V
Создание Отрицательные Напряжение питания
Некоторые приложения требуют биполярной конфигурации производства, но
только один железнодорожный питания доступны. Это очень ком-
ПН в системах сбора данных систем с использованием микропроцессорных
систем. В этих системах, +12 V, +15 V, и / или +5 V только
доступна. На рис 30 является метод генерации отрицательных
Tive напряжения питания с помощью одного CD4049, шестнадцатеричный инвертора CMOS,
работающих на +12 В или +15 В. Схема существу обвинения
насос, где 2 из 6 используются в качестве генератора. В Валь-
ЕЭС показали, частота колебаний составляет примерно 3,5 кГц
и является достаточно нечувствительным к изменениям питающего напряжения, поскольку R1> 2 × R2.
Остальные 4 инверторов соединены параллельно высшего вне
положить тока. Квадратных выходной волны уровне перевод С2
отрицательным будет сигнал, исправить с помощью пары 1N4001s и
затем фильтруется C3. С показали значения, заряд насоса
будет обеспечивать выходное напряжение -5 V для текущей нагрузки в
Диапазон 0,5 мА ≤ I
OUT
≤ 10 мА при +15 V питания и 0,5 мА
≤ I
OUT
≤ 7 мА при +12 V поставки.
9
10
6
11
12
14
15
7
3
2
5
4
R2
5.1k Ω
R1
510K Ω
C1
0,02 μ F
C2
47 μ F
D1
1N4001
C3
47 μ F
1N5231
5.1V
Стабилитроны
D2
1N4001
R3
470 Ω
-5V
ПРЕОБРАЗОВАТЕЛИ = CD4049
Рисунок 30. Создание -5 V Поставка, когда только +12 V
или +15 V "доступно
Соблюдение высокого с цифровым управлением Точность Текущие
Источник
Схема на рисунке 31 показана DAC8512 контроля
высокой точности соблюдения источника тока использованием AMP05 в-
strumentation усилителя. справка контактный AMP05 становится
вклада, и "старых" входы теперь контролировать напряжение
Точность резистор смысле R
CS
. Напряжение получить установлен в единицу,
так передаточной функции определяется по следующей формуле:
Я
OUT
=
V
В
R
CS
Если R
CS
= 100 Ω, выходной ток ограничен 10 мА
с 1 вход V. Таким образом, каждый КСР соответствует LSB
2,4 μ А. Если биполярная выходного тока не требуется, то схема
на рисунке 28, можно модифицировать для диска AMP05 справка
штифт с ± 1 входного сигнала V.
Потенциометр P1 планки выходной ток до нуля, в-
положить на 0 В. регулировкой усиления изобразительных может быть достигнуто путем настройки-
ING R1 и R2.
DAC8512
-12 -
REV.
9
18
1
2
17
R1
100K
7
6
R2
5K Ω
P1
100K Ω
5
4
11
0,1 μ F
-15V
AMP05
10
R
CS
100 Ω
0mA
≤
Я
OUT
≤
10 мА
2,4 μ / BIT
12
0,1 μ F
+15 V
+15 V
0,1 μ F
4
REF02
6
2
0,1 μ F
R3
3k
R4
1k
8
6
2
8
DAC8512FZ
1
CS
CLR
5
3
4
Л.
SCLK
SDI
7
Рисунок 31. Соблюдение вы
окого с цифровым управлением
Прецизионный источник тока
Single-снабжения, программируемый источник тока
Схема на рисунке 32 показано, как DAC8512 могут быть использованы
OP295 с одним источником питания, железнодорожные до железнодорожного выхода ОУ на про-
также цифровой программируемый текущего раковина из V
ИСТОЧНИК
что
потребляет менее 3,8 мА, не более. ЦАП выходной вольт-
возраст применяются во R1, поставив 2N2222 транзистор
в обратной OP295 цикла. Для схемы значения показали, полный
масштаб выходной ток 1 мА который определяется по следующей
уравнение:
Я
OUT
=
DW 4,095 × V
R 1
где двоичный цифровой вход DW = код DAC8512.
РАЗВЕРНУТОГО
ADJUST
A1 = 1 / 2 OP295
+5 V
6
2
8
DAC8512FP
1
CS
CLR
5
3
4
Л.
SCLK
SDI
7
3
2
A1
1
+5 V
0,1 μ F
V
S
LOAD
2N2222
R1
4.02k Ω
P1
200 Ω
Рисунок 32. Single-снабжения, программируемые Текущие
Источник
Диапазон используемых выходное напряжение текущего раковина +5 V, чтобы
+60 В. нижний предел диапазона находится под контролем транзистор
насыщения, и верхний предел находится под контролем коллектор-база
напряжение пробоя 2N2222.
Программируемый цифровой детектор Window
Цифровой программируемый, верхний и нижний предел детектора с использованием двух
DAC8512s показано на рисунке 33. Требуется верхней и
нижний предел для испытания загружается в каждом индивидуальном КСР
, управляя HDAC / LDAC. Если сигнал на вход испытаний не
в рамках программных ограничений, выход будет указать логики
нулю, что станет красный светодиод на.
2
1
1 / 6
74HC05
HDAC / LDAC
CLR
+5 V
1k Ω
C1
C2
+5 V
12
3
2
1
4
6
7
5
+5 V
R1
604 Ω
КРАСНЫЙ светодиод
T1
3
4
+5 V
R2
604 Ω
ЗЕЛЕНЫЙ светодиод
T1
PASS / FAIL
C1, C2 = 1 / 4 СС-404
1 / 6
74HC05
V
В
Л.
SCLK
SDI
0,1 μ F
+5 V
2
6
8
DAC8512
1
5
3
4
7
0,1 μ F
+5 V
2
6
8
DAC8512
1
5
3
4
7
0,1 μ F
Рисунок 33. Программируемый цифровой детектор Window
DAC8512
-13 -
REV.
Оптоизолированный интерфейсы для контроля процесса Среды
Во многих приложениях типа контроля процесса, необходимо, чтобы про-
также изоляцию барьер между контроллером и подразделения по-
ING контролем. Оптико-изоляторы могут обеспечить изоляцию более
3 кВ. Серийная структура загрузки DAC8512 делает
идеально подходит для опто-изолированных интерфейсов, как количество линий интерфейса
сведено к минимуму.
Показано на рисунке 34 является оптико-интерфейс с использованием изолированных
DAC8512. В этой схеме линии CS всегда LOW, с тем чтобы
КСР, и к 10 Ω / 1 μ F сочетание связано с
CLR контактный ЦАП устанавливает свою очередь-на постоянной времени 10 мс до сброса
КСР на применение силы. Три оптико-ответвителей
затем используется для SDI, SCLK и междугородных каналов.
Часто сокращение числа линий интерфейса на две строки
требуется во многих средах контроля. Схема иллюстрируется
на рисунке 35 показано, как преобразовать 2-интерфейсом командной строки, в
3 линии контроля, необходимые для контроля DAC8512 без нас
ING 1 выстрелы. Эта техника использует счетчик для отслеживания
тактов и, когда все данные были вкладом в КСР,
внешняя логика генерирует импульс LD.
0,1 μ F
+5 V
5
6
8
DAC8512
1
CS
3
4
7
2
0,1 μ F
10k Ω
+5 V
V
OUT
+5 V
+5 V
+5 V
10k Ω
SCLK
10k Ω
SDI
10k Ω
Л.
Л.
SCLK
SDI
+5 V
REG
+5 V
POWER
ВЫСОКОЕ НАПРЯЖЕНИЕ
ИЗОЛЯЦИЯ
Рисунок 34. Оптоизолированный КСР интерфейс
+5 V
+5 V
10k Ω
10k Ω
SCLK
SDI
+5 V
REG
+5 V
POWER
ВЫСОКОЕ НАПРЯЖЕНИЕ
ИЗОЛЯЦИЯ
74HC161
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
CLR
CLK
B
C
D
ЕПС
GND
V
КС
RCO
Q
Q
B
Q
C
Q
D
ЛОР
LOAD
+5 V
10k Ω
Северная Каролина
Северная Каролина
Северная Каролина
0,1 μ F
+5 V
+5 V
10k Ω
X
1
2
3
Y
4
5
6
1 / 4 74HCOO
1 / 4 74HCOO
V
DD
0,1 μ F
3
5
8
DAC8512
1
+5 V
4
Л.
SCLK
SDI
7
6
CLR
GND
V
OUT
CS
2
+5 V
10k Ω
1 μ F
Рисунок 35. Два-Wire, оптико-lsolated КСР интерфейс
DAC8512
-14 -
REV.
СЧЕТЧИК
CLK
Q
D
Q
C
Q
B
Q
LOAD
(X)
DAC8512
CLK (Y)
DAC8512 CLK = LOAD
·
SCLK
LOAD = Q
C
·
Q
D
LOAD КСР
Рисунок 36. Оптико-lsolated два-Wire Сроки серийного интерфейса Диаграмма
Временная диаграмма на рис 36 могут быть использованы для понимания
работы схемы. Только два оптико-муфты используются в
замыкания; 1 для SCLK и один для SDI. 74HC161 счетч
ик
В увеличивается на всякий подъем края часов. Кроме того,
Данные загружаются в DAC8512 по заднему фронту
Часы путем обращения серийный часов использования ворота "Y" сроки
Диаграмма показывает, что после двенадцатого бит был разгонял
выходе счетчика двоичный 1011. На следующий же рост
часы края выходе счетчика изменения бинарных 1100
при которой выход ворота "X" низкий, для получения
Л. импульса. Л. сигнала связано как ЦАП Л.
и в LOAD булавки борьбе по предотвращению роста тринадцатый
часы края от продвижения внутреннего регистра сдвига в КСР.
Это предотвращает ложные загрузки данных в DAC8512. Обращая
серийный часы КСР было достаточно времени с CLK края
к краю Л. Д., а также от края Л. к следующему тактового импульса
каждый из которых удовлетворяет требованиям времени для загрузки
DAC8512.
После загрузки один адрес КСР, весь процесс может повторно
дублируется чтобы загрузить другой адрес. Если загрузка завершена, а затем
Часы должны остановиться после тринадцатого импульса окончательного нагрузки.
в часы ввода ПС будет вытащил высокой и сброса счетчика
к нулю. Как было показано на рисунке 35, как и 74HC161
DAC8512 в CLR подключены к простой времени RC
цепи, которая приводит и ИС, когда власть в включится.
Время цепи постоянного должен быть установлен более пита-
слой Время включения, и в этой схеме, имеет значение 10 мс, что
должно быть достаточно для большинства систем. Это же 2-проводной между
Лицо может быть использован для других 3-проводной вход ЦАП серийный номер.
Расшифровка несколько DAC8512s
Функцией ДКС DAC8512 могут быть использованы в приложениях
расшифровать число ЦАП. В этом заявлении, все ЦАП повторно
чать же входных данных, однако, только один из ЦАП CS
вход утверждал передавать свои последовательный ввод содержимого регистра в
КСР регистр назначения. В этой схеме, показанной на рисунке 37,
сроки CS порождается декодер 74HC139 и должны
следовать стандартными требованиями времени DAC8512. Для предварительного
выход временные ошибки, 74HC139 не должна быть активирована его
V
OUT3
DAC8512
# 3
V
OUT2
DAC8512
# 2
V
OUT1
DAC8512
# 1
8
4
5
2
3
6
V
КС
1G
1A
1B
2G
2А
2B
GND
1Y0
1Y1
1Y2
1Y3
2Y0
2Y1
2Y2
2Y3
12
1k Ω
+5 V
16
1
2
3
15
14
13
8
11
10
9
7
6
5
4
Северная Каролина
Северная Каролина
Северная Каролина
Северная Каролина
+5 V
ENABLE
CODED
АДРЕС
C1
0,1 μ F
74HC139
V
OUT4
DAC8512
# 4
+5 V
R1
1k
SCLK
SDI
Л.
8
4
5
2
3
6
8
4
5
2
3
6
8
4
5
2
3
6
Рисунок 37. Расшифровка несколько DAC8512s Использование CS Pin
ENABLE ввода в то время как закодированы входов адрес меняется.
Простая схема сроки, R1 и C1, связанных с ЦАП 'CLR
булавки сбрасывает все выходы ЦАП к нулю во время включения.
DAC8512
-15 -
REV.
С цифровым управлением, Ultralow VCA шума
Схема на рисунке 38 показано, как можно DAC8512
используется для контроля сверхнизких шума VCA, используя AD600 /
AD602. AD600/AD602 имеет двойное, низкий уровень шума, широкополосный,
переменной усиления усилителя на основе-AMP топологии X .* И
каналы AD600 соединены параллельно, чтобы добиться
широкополосных VCA, обладающего RTI (далее Input)
напряжение шумов спектральной плотности примерно 1 нВ / √ Гц.
выход VCA требует AD844 настроен получить прибыль в 4
к ответственности за потери сигнала из-за ввода и вывода 50 Ω termina-
tions. Как указано в настройках, общее увеличение в цепи 40 дБ.
После выхода DAC8512 является одной четверти, было NEC-
Эссари компенсировать в регулировка усиления AD600 напряжения, с тем чтобы получить
схемы является 0 дБ при нулевом масштаба и 40 дБ в полном объеме. Это
было достигнуто путем установления C1LO и C2LO на 625 мВ использованием R1
и R2. Далее, выход был DAC8512 масштабируется таким образом, что
Прирост составил 20 AD600 дБ при цифровой вход
Код составила 800
H
. Частотную характеристику, как VCA
Функция цифровой код показан на рисунке 39.
* Для получения более подробной информации о AD600 или AD602, пожалуйста, обратитесь AD600 /
AD602 data sheet.
+70
+20
-30
100K
100M
10M
1М
10k
+30
+40
+50
+60
-20
–10
0
+10
FREQUENCY – Hz
SYSTEM GAIN – dB
4095
3072
2048
1024
0
Figure 39. VCA Frequency Response vs. Digital Code
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
REF
AD600JN
V+
V-
0.1 µ F
0.1 µ F
6
2
DAC8512FZ
8
7
CS
CLR
1
0.1 µ F
V+
1 µ F
R6
2.26k Ω
R7
1k Ω
0 ≤ V
G
≤ 1.25V
5
Л.
3
SCLK
4
SDI
R1
619 Ω
R2
4.32k Ω
V+
+625mV
6
3
2
0.1 µ F
0.1 µ F
V+
V
OUT
0.01dB/BIT
10 µ F
+5 V
10 µ F
-5V
V+
V-
FB = FAIR RITE
#2743001111
SUPPLY DECOUPLING NETWORK
V-
R5
806 Ω
R3
402 Ω
R4
402 Ω
R4
49.9 Ω
V
В
AD844
Рисунок 38. A Digitally Controlled, Ultralow Noise VCA
DAC8512
-16 -
REV.
A Serial DAC, Audio Volume Control
The DAC8512 is well suited to control digitally the gain or at-
tenuation of a voltage controlled amplifier. In professional audio
mixing consoles, music synthesizers, and other audio processors,
VCAs, such as the SSM2018, adjust audio channel gain and at-
tenuation from front panel potentiometers. The VCA provides a
clean gain transition control of the audio level when the slew
rate of the analog input control voltage, V
C
, is properly chosen.
The circuit in Figure 40 illustrates a volume control application
using the DAC8512 to control the attenuation of the SSM2018.
6
2
DAC8512
8
+15 V
7
CS
CLR
1
0.1 µ F
4
REF02
6
2
18k Ω
10pF
470k Ω
P1
100k Ω
10M Ω
OFFSET
TRIM
47pF
SYMMETRY
TRIM
P2
500k Ω
V
OUT
+15 V
-15V
30k Ω
+15 V
-15V
0.1 µ F
0.1 µ F
+15 V
18k Ω
V
В
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SSM2018
+5 V
0.1 µ F
C
CON
1 µ F
R6
825 Ω
R7
1k Ω
*
0В
≤
V
C
≤
+2.24V
* – PRECISION RESISTOR
PT146
1k Ω COMPENSATOR
5
Л.
3
SCLK
4
SDI
Figure 40. A Serial DAC, Audio Volume Control
Since the supply voltage available in these systems is typically
± 15 V or ± 18 V, a REF02 is used to supply the +5 V required
to power the DAC. No trimming of the reference is required be-
cause of the reference's tight initial tolerance and low supply
current consumption of the DAC8512. The SSM2018 is config-
ured as a unity-gain buffer when its control voltage equals 0
volt. This corresponds to a 000
H
code from the DAC8512.
Since the SSM2018 exhibits a gain constant of –28 mV/dB
(typical), the DAC's full-scale output voltage has to be scaled
down by R6 and R7 to provide 80 dB of attenuation when the
Таблица IV. SSM-2018 VCA Attenuation vs.
DAC8512 Input Code
Hexadecimal Number
Контроль
VCA
in DAC Register
Напряжение (V)
Attenuation (dB)
000
0
0
400
0,56
20
800
1,12
40
C00
+1.68
60
FFF
+2.24
80
digital code equals FFF
H
. Therefore, every DAC LSB corre-
sponds to 0.02 dB of attenuation. Table IV illustrates the at-
tenuation vs. digital code of the volume control circuit.
To compensate for the SSM2018's gain constant temperature
coefficient of –3300 ppm/ ° C, a 1 k Ω , temperature-sensitive re-
sistor (R7) manufactured by the Precision Resistor Company
with a temperature coefficient of +3500 ppm/ ° C is used.
C
CON
of 1 µ F provides a control transition time of 1 ms which
yields a click-free change in the audio channel attenuation. Sym-
metry and offset trimming details of the VCA can be found in
the SSM2018 data sheet.
Information regarding the PT146 1 k Ω “Compensator” can be
obtained by contacting:
Precision Resistor Company, Incorporated
10601 75th Street North
Largo, Fl 34647
(813) 541-5771
An Isolated, Programmable, 4-20 mA Process Controller
In many process control system, applications, two-wire current
transmitters are used to transmit analog signals through noisy
средах. These current transmitters use a “zero-scale” sig-
nal current of 4 mA that can be used to power the transmitter’s
signal conditioning circuitry. The “full-scale” output signal in
these transmitters is 20 mA. The converse approach to process
control can also be used; a low-power, programmable current
source can be used to control remotely located sensors or de-
vices in the loop.
A circuit that performs this function is illustrated in Figure 41.
Using the DAC8512 as the controller, the circuit provides a
programmable output current of 4 mA to 20 mA, proportional
to the DAC's digital code. Biasing for the controller is provided
by the REF02 and requires no external trim for two reasons:
(1) the REF02's tight initial output voltage tolerance and (2) the
low supply current consumption of both the OP90 and the
DAC8512. The entire circuit, including opto-couplers, con-
sumes less than 3 mA from the total budget of 4 mA. The OP90
regulates the output current to satisfy the current summation at
the noninverting node of the OP-90. The KCL equation at
Pin 3 is given by:
Я
OUT
=
1
R 7
×
1 mV × Digital Code × R 3
R 1
+
V
REF
× R 3
R 2
DAC8512
–17–
REV.
CLR
Л.
SCLK
SCI
DAC8512
1
7
8
6
5
3
4
R1
200k Ω
P1
10k Ω
20mA
ADJUST
R3
80.6k
D1
R2
976k Ω
P2
50 Ω
4mA
ADJUST
R4
54.9k
R5
100K
R6
150 Ω
Q1
2N1711
REF02
6
2
4
4–20mA
OP90
3
2
7
6
4
R7
100 Ω
ILQ-1
CLK
SCLK
+5 V
10k Ω
360 Ω
REPEAT FOR SDI, LD, & CLR
D1 = HP5082-2810
R
L
100 Ω
V
LOOP
+12 TO +40V
Диаграмма 41. An Isolated, Programmable, 4-20 mA Process Controller
For the values shown in Figure 41,
Я
OUT
= 3.9 µ A × Digital Code + 4 mA
giving a full-scale output current of 20 mA when the
DAC8512's digital code equals FFF
H
. Offset trim at 4 mA is
provided by P2, and P1 provides the circuit's gain trim at 20 mA.
These two trims do not interact because the noninverting input
of the OP90 is at virtual ground. The Schottky diode, D1, is re-
quired in this circuit to prevent loop supply power-on transients
from pulling the noninverting input of the OP90 more than
300 mV below its inverting input. Without this diode, such tran-
sients could cause phase reversal of the OP90 and possible
latchup of the controller. The loop supply voltage compliance of
the circuit is limited by the maximum applied input voltage to
the REF02 and is from +12 V to +40 V.
MICROPROCESSOR INTERFACING
DAC8512–MC68HC11 Interface
The circuit illustrated in Figure 42 shows a serial interface be-
tween the DAC8512 and the MC68HC11 8-bit microcontrol-
Лер. SCK of the 68HC11 drives SCLK of the DAC8512, while
the MOSI output drives the serial data line, SDI, of the
DAC8512. The DAC's CLR, LD, and CS signals are derived
from port lines PC1, PD5, and PC0, respectively, as shown.
For correct operation of the serial interface, the 68HC11 should
be configured such that its CPOL bit is set to 1 and its CPHA
bit is also set to 1. When the serial data is to be transmitted to
the DAC, PC0 is taken low, asserting the DAC's CS input.
When the 68HC11 is configured in this manner, serial data on
PC1
PC0
SCK
MOSI
С.
CLK
SDI
Л.
MC68HC11*
DAC8512*
CS
CLR
*ADDITIONAL PINS OMITTED FOR CLARITY
Figure 42. DAC8512–MC68HC11 Interface
MOSI is valid on the rising edge of SCLK. The 68HC11 trans-
mits its serial data in 8-bit bytes (MSB first), with only eight ris-
ing clock edges occurring in the transmit cycle. To load data to
the DAC8512's input serial register, PC0 is left low after the
first eight bits are transferred, and a second byte of data is then
transferred serially to the DAC8512. During the second byte
load, the first four most significant bits of the first byte are
pushed out of the DAC's input shift register. По состоянию на конец
second byte load, PC0 is then taken high. To prevent an acci-
dental advancing of the internal shift register, SCLK must al-
ready be asserted before PC0 is taken high. To transfer the
contents of the input shift register to the DAC register, PD5 is
taken low, asserting the DAC's LD input. The DAC's CLR in-
put, controlled by the 68HC11's PC1 port, provides an asyn-
chronous clear function, setting the DAC output to zero.
Included in this section is the source code for operating the
DAC8512—M68HC11 interface.
DAC8512
–18–
REV.
DAC8512–M68HC11 Interface Program Source Code
*
PORTC
EQU
$1003
Port C control register
*
“0,0,0,0;0,0,CLR/,CS/”
DDRC
EQU
$1007
Port C data direction
PORTD
EQU
$1008
Port D data register
*
“0,0,LD/,SCLK;SDI,0,0,0
DDRD
EQU
$1009
Port D data direction
SPCR
EQU
$1028
SPI control register
*
“SPIE,SPE,DWOM,MSTR;CPOL,CPHA,SPRl,SPR0”
SPSR
EQU
$1029
SPI status register
*
“SPIF,WCOL,0,MODF;0,0,0,0”
SPDR
EQU
$102A
SPI data register; Read-Buffer; Write-Shifter
*
* SDI RAM variables:
SDI1 is encoded from 0 (Hex) to F (Hex)
*
SDI2 is encoded from 00 (Hex) to FF (Hex)
*
DAC requires two 8-bit loads; upper 4 bits of SDI1
*
игнорируются.
*
SDI1
EQU
$00
SDI packed byte 1 “0,0,0,0;MSB,DB10,DB9,DB8”
SDI2
EQU
$01
SDI packed byte 2 “DB7,DB6,DB5,DB4;DB3,DB2,DB1,DB0”
*
ORG
$C000
Start of user's RAM in EVB
INIT
LDS
#$CFFF
Top of C page RAM
*
LDAA
#$03
0,0,0,0;0,0,1,1
*
CLR/-Hi, CS/-Hi
STAA
PORTC
Initialize Port C Outputs
LDAA
#$03
0,0,0,0;0,0,1,1
STAA
DDRC
CLR/ and CS/ are now enabled as outputs
*
LDAA
#$30
0,0,1,1;0,0,0,0
*
LDI-Hi,SCLK-Hi,SDI-Lo
STAA
PORTD
Initialize Port D Outputs
LDAA
#$38
0,0,1,1;1,0,0,0
STAA
DDRD
LD/,SCLK, and SDI are now enabled as outputs
*
LDAA
#$5F
STAA
SPCR
SPI is Master,CPHA=1,CPOL=1,Clk rate=E/32
*
BSR
UPDATE
Xfer 2 8-bit words to DAC8512
JMP
$E000
Restart BUFFALO
*
UPDATE
PSHX
Save registers X, Y, and A
PSHY
PSHA
*
LDAA
#$0A
0,0,0,0;1,0,1,0
STAA
SDI1
SDI1 is set to 0A (Hex)
*
LDAA
#$AA
1,0,1,0;1,0,1,0
STAA
SDI2
SDI2 is set to AA (Hex)
*
LDX
#SDI1
Stack pointer at 1st byte to send via SDI
LDY
#$1000
Stack pointer at on-chip registers
*
BCLR
PORTC,Y
$02 Assert CLR/
BSET
PORTC,Y
$02 De-assert CLR/
*
BCLR
PORTC,Y
$01 Assert CS/
*
DAC8512
–19–
REV.
TFRLP
LDAA
0,X
Get a byte to transfer via SPI
STAA
SPDR
Write SDI data reg to start xfer
*
WAIT
LDAA
SPSR
Loop to wait for SPIF
BPL
WAIT
SPIF is the MSB of SPSR
*
(when SPIF is set, SPSR is negated)
INX
Increment counter to next byte for xfer
CPX
#SDI2+1
Are we done yet ?
BNE
TFRLP
If not, xfer the second byte
*
*Update DAC output with contents of DAC register
*
BCLR
PORTD,Y
$20 Assert LD/
BSET
PORTD,Y
$20 Latch DAC register
*
BSET
PORTC,Y
$01 De-assert CS/
PULA When done, restore registers X, Y & A
PULY
PULX
Фондовая биржа РТС
** Return to Main Program **
DAC8512
–20–
REV.
Габаритные размеры
Размеры показаны в дюймах и (мм).
C1734–xx–11/96
Отпечатано в США
8-Pin Plastic DIP (P Suffix)
0.160 (4.06)
0.115 (2.93)
0,430 (10,92)
0.348 (8.84)
0,280 (7,11)
0,240 (6,10)
0.070 (1.77)
0.045 (1.15)
0.022 (0.558)
0.014 (0.356)
0.325 (8.25)
0,300 (7,62)
0.015 (0.381)
0.008 (0.204)
0,195 (4,95)
0.115 (2.93)
0.130
(3,30)
MIN
0,210
(5.33)
MAX
0,015
(0.381) TYP
4
5
8
1
0 ° - 15 °
0,100
(2
,54)
BSC
МЕСТ
ПЛОСКОСТЬ
8-Pin Cerdip (Z Suffix)
0.005 (0.13) MIN
0.055 (1.4) MAX
0,405 (10.29) MAX
0,150
(3,81)
MIN
0,200
(5.08)
MAX
0,070 (1,78)
0,030 (0,76)
0,200 (5,08)
0,125 (3,18)
0,023 (0,58)
0,014 (0,36)
0,320 (8,13)
0,290 (7,37)
0,015 (0,38)
0,008 (0,20)
0,060 (1,52)
0,015 (0,38)
0 ° -15 °
0,100 (2,54)
BSC
SEATING PLANE
4
1
5
8
0,310 (7,87)
0,220 (5,59)
8-Lead SOIC (S Suffix)
МЕСТ
ПЛОСКОСТЬ
SEE DETAIL
ВЫШЕ
4
5
8
1
0.0688 (1.75)
0.0532 (1.35)
0.0098 (0.25)
0.0075 (0.19)
0.1574 (4.00)
0.1497 (3.80)
0.2440 (6.20)
0.2284 (5.80)
0.1968 (5.00)
0.1890 (4.80)
0.0192 (0.49)
0.0138 (0.35)
0.0500
(1,27)
BSC
0.0098 (0.25)
0.0040 (0.10)
× 45 °
0.0196 (0.50)
0.0099 (0.25)
0.0500 (1.27)
0.0160 (0.41)
PIN 1
0 ° - 8 °