Page 1
Один Технология Пути, PO Box 9106, Норвуд. М. 02062-9106, США
Tel: 617/329-4700
Факс: 617/326-8703
Функциональная блок-схема
R / W
V
DD1
Л.
CONTROL
LOGIC
АДРЕС
DECODE
16 х 8
INPUT
РЕГИСТРЫ
RS
V
DD2
V
REF
V
КС
16 х 8
КСР
РЕГИСТРЫ
16
8-BIT
КСР
S
CS
EN
A3
A2
A1
A0
DB7
DB6
DB5
DB4
DB3
DB2
DB1
D B0
А0
О1
O2
O3
О4
O5
O6
O7
O8
O9
O10
O11
О12
Ø13
Ø14
O15
V
EE
D
GND1
D
GND2
DACGND
AD8600
REV. 0
Информация, предоставленная компанией Analog Devices, как полагают, является точной и
надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его
использования, а также за любые нарушения патентов или других прав третьих сторон
, которые могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или
в противном случае какой-либо патент или патентные права, Analog Devices.
16-канальный, 8-Bit
Умножая КСР
AD8600 *
ОСОБЕННОСТИ
16 Независимо адресно Мероприятия напряжение
Полный набор по шкале Внешние ссылки
2 μ с Расселение время
Двухместный Buffered 8-Bit Параллельные входного
Высокоскоростной передачи данных нагрузки Оценить
Данные Readback
Работает от +5 V одноместный
Факультативный ± 6 В Потребляемый выразил Выходной диапазон
ПРИМЕНЕНИЕ
Поэтапное Ультразвуковые Array и Sonar
Уровень державы Настройка
Приемник усиления Настройка
Автоматическое тестовое оборудование
LCD часы уровня Настройка
ОБЩИЕ СВЕДЕНИЯ
AD8600 содержит 16 независимых напряжение на выходе цифро-
аналоговых преобразователей, которые имеют общий внешний источник ссылки
напряжения. Каждый ЦАП имеет свой собственный регистр ЦАП и входной регистр
чтобы двойной буферизации. 8-битовый параллельный ввод данных, четыре ад-
платье булавками, CS выбрать, Л., EN, R / W, RS и обеспечить
цифровой интерфейс.
AD8600 построен монолитный CBCMOS процесса
которая оптимизирует использование CMOS для логических и биполярных для скорости
и точности. Цифро-аналоговый преобразователь конструкция использует вольт-
Режим работы возраста идеально подходит для одной операции по снабжению.
Внутренние напряжения ЦАП диапазон установлен в DACGND к V
REF
.
Напряжение буферы обеспечивают диапазон напряжения выходных, что ар-
подходы землю и доходит до 1,0 V ниже V
КС
. Изменения в
опорного напряжения значения и цифровые входы будут решать в рамках
± 1 LSB в 2 μ С.
Данные предустановленной на вход регистров в один момент после
Внутренний декодер адреса выбирает входной регистр. В записи
режиме (R / W низкой) данные запертом во входной регистр в течение
положительный фронт импульса EN. Импульсы, как краткое, как 40 нс может
быть использован для загрузки данных. После изменений, которые были представлены на
вход в регистры, регистры ЦАП одновременно до-
от общего нагрузки EN × Л. вспышки. Новый аналоговый-
положить напряжения одновременно появляются на всех 16 мероприятий.
* Патент.
В системе власти до или во время восстановления после ошибки сброса (RS) PIN
всех сил КСР регистров в нулевое состояние которая ставит ноль
вольт на все выходы ЦАП.
AD8600 предлагается в PLCC-44 пакетов. Устройство
разработаны и испытаны для работы в расширенном промышленном
Температурный диапазон -40 ° C до +85 ° C.
V
DD1
DACGND
R / W • CS • АДРЕС
RS
V
DD2
V
REF
V
КС
D
GND2
D
GND1
R-2R
КСР
Л. • EN
V
EE
RS
R / W • • CS ADDR • EN
O
X
КСР
РЕГИСТРАЦИЯ
INPUT
РЕГИСТРАЦИЯ
DB7 ... DB0
Рисунок 1. Эквивалентные КСР Источник

Page 2
AD8600-ТЕХНИЧЕСКИЕ
Один источник
Параметр
Символ
Условие
Мин
Typ
Макс
Единицы
STATIC ДЕЯТЕЛЬНОСТИ
1
Разрешение
N
8
Биты
Относительная точность
2
INL
-1
± 1 / 2
+1
LSB
Дифференциальная нелинейность
2
DNL
Гарантированная Монотонные
-1
± 1 / 4
+1
LSB
Предельное напряжение
V
FS
Данные = FF
H
2,480
2,490 2,500
V
Полный-Scale TK коэффициент
TCV
FS
Данные = FF
H
± 20
ппм / ° C
Zero Шкала ошибках
V
ZSE
Данные = 00
H
, RS = "0", T
= +25 ° C
3,5
LSB
V
ZSE
Данные = 00
H
, RS = "0"
+5
LSB
Рег Входное сопротивление
R
REF
Данные = AB
H
1,2
2
А Ω
ANALOG OUTPUT
Диапазон напряжения выходного
2
ОВР
С.
V
REF
= 2,5 V
0,000
2,500
V
Выходной ток
Я
OUT
Данные = 80
H
± 2
ма
Емкостной нагрузки
C
L
Нет колебаний
50
пФ
Дискретных входов
Логический вход низкого напряжения
V
Иллинойс
0,8
V
Логический вход высокого напряжения
V
IH
2,4
V
Логика входной ток
Я
Иллинойс
10
μ
Логика входную емкость
3
C
Иллинойс
10
пФ
LOGIC ИТОГИ
Из логики высокого напряжения
V
Огайо
Я
Огайо
= -0,4 МА
3,5
V
Из логики низкого напряжения
V
ПР
Я
ПР
= 1,6 мА
0,4
V
AC ХАРАКТЕРИСТИКИ
3
Скорость нарастания выходного напряжения
SR
Для Δ V
REF
или FS кодекс изменения
4
7
V / с μ
Выходное напряжение время установления
2
т
S1
± 1 LSB на конечную величину, натурных данных изменений
2
μ ы
Выходное напряжение время установления
2
т
S2
± 1 LSB на конечную величину, Δ V
REF
= 1 V, данных = FF
H
2
μ ы
БЛОКИ ПИТАНИЯ
Позитивные Ток
Я
КС
V
IH
= 5, V
Иллинойс
= 0 V, без нагрузки
24
35
ма
Поставка течений логики
Я
DD1 и 2
V
IH
= 5, V
Иллинойс
= 0 V, без нагрузки
0,1
ма
Потеря мощности
P
DISS
V
IH
= 5, V
Иллинойс
= 0 V, без нагрузки
120
175
мВт
Питание Чувствительность
PSS
Δ V
КС
= ± 5%
0,007
% /%
Логика Питание Диапазон
V
DDR
4,75
5,25
V
Позитивные Диапазон питания
3
V
CCR
V
DD
7,0
V
ПРИМЕЧАНИЯ
1
При V
REF
= 2,500 V, 1 LSB = 9,76 мВ.
2
Одноместный операции поставки не входит окончательный 2 LSBs у аналоговых местах. Если этот спектакль имеет решающее значение, используя отрицательные питания (V
EE
) PIN по крайней мере до -0,7 V
-5,25 В. Заметим, что для измерения INL нулю предельное напряжение экстраполируется с использованием кодов 7
10
до 80
10
.
3
Гарантировано дизайн не подлежит заводских испытаний.
Технические характеристики могут изменяться без предварительного уведомления.
REV. 0
-2 -
(@ V
DD1
= V
DD2
= V
КС
= +5 В ± 5%, V
EE
= 0, V
REF
= 2,500 V, -40 ° С T
+85 ° C, если не указано иное)

Page 3
Параметр
Символ
Условие
Мин
Typ
Макс
Единицы
STATIC ДЕЯТЕЛЬНОСТИ
1
Разрешение
N
8
Биты
Всего нескорректированные ошибки
Вт
Все прочие ЦАП загружены данные = 55
H
-1
± 3 / 4
+1
LSB
Относительная точность
INL
-1
± 1 / 2
+1
LSB
Дифференциальная нелинейность
DNL
Гарантированная Монотонные
-1
± 1 / 4
+1
LSB
Предельное напряжение
V
FS
Данные = FF
H
, V
REF
= 3,5 V
3,473
3,486
3,500
V
Пре ельное напряжение ошибки
V
FSE
Данные = FF
H
, V
REF
= 3,5 V
-1
+1
LSB
Полный-Scale TK коэффициент
TCV
FS
Данные = FF
H
, V
REF
= 3,5 V
± 20
ппм / ° C
Zero Шкала ошибках
V
ZSE
Данные = 00
H
, RS = "0", T
= +25 ° C
-2
± 1
+2
мВ
Zero Шкала ошибках
V
ZSE
Данные = 00
H
, Все остальные данные ЦАП = 00
H
-1
+1
LSB
Zero Шкала ошибках
V
ZSE
Данные = 00
H
, Все остальные данные ЦАП = 55
H
± 1 / 2
LSB
Zero Шкала TK коэффициент
TCV
ZS
Данные = 00
H
, V
КС
= +5 V, V
EE
= -5 V
± 10
μ V / ° C
Рег Входное сопротивление
R
REF
Данные = AB
H
1,2
2
А Ω
Номер входная емкость
2
C
REF
Данные = AB
H
240
пФ
ANALOG OUTPUT
Диапазон напряжения выходного
ОВР
1
V
REF
= 3,5 V
0,000
3,500
V
Диапазон напряжения выходного
2
ОВР
2
V
КС
= V
DD2
+7 = V, V
EE
= -0,7 V, V
REF
= 5 V
0,000
5,000
V
Выходной ток
Я
OUT
Данные = 80
H
± 2
ма
Емкостной нагрузки
2
C
L
Нет колебаний
50
пФ
Дискретных входов
Логический вход низкого напряжения
V
Иллинойс
0,8
V
Логический вход высокого напряжения
V
IH
2,4
V
Логика входной ток
Я
Иллинойс
10
μ
Логика входную емкость
2
C
Иллинойс
10
пФ
LOGIC ИТОГИ
Из логики высокого напряжения
V
Огайо
Я
Огайо
= -0,4 МА
3,5
V
Из логики низкого напряжения
V
ПР
Я
ПР
= 1,6 мА
0,4
V
AC ХАРАКТЕРИСТИКИ
2
Номер в пропускной способности
BW
-3 ДБ Диапазон воспроизводимых частот, V
REF
= 2,5 V
Постоянный ток
+ 0,1 V
Переменный то к
500
кГц
Скорость нарастания выходного напряжения
SR
Для Δ V
REF
или FS кодекс изменения
4
7
V / с μ
Напряжение шума Плотность
E
N
F = 1 кГц, V
REF
= 0 V
46
нВ / Гц
Цифровые проходные
FT
Цифровые входы в КСР Мероприятия
10
NVS
Выходное напряжение время установления
3
т
S1
± 1 LSB на конечную величину, FS Изменить данные
1
2
μ ы
Выходное напряжение время установления
3
т
S2
± 1 LSB на конечную величину, Δ V
REF
= 1 V, данных = FF
H
1
2
μ ы
БЛОКИ ПИТАНИЯ
Позитивные Ток
Я
КС
V
IH
= 5, V
Иллинойс
= 0, V
EE
= -5 V, без нагрузки
22
35
ма
Отрицательные Ток
Я
EE
V
IH
= 5, V
Иллинойс
= 0, V
EE
= -5 V, без нагрузки
22
35
ма
Поставка течений логики
Я
DD1 и 2
V
IH
= 5, V
Иллинойс
= 0, V
EE
= -5 V, без нагрузки
0,1
ма
Потеря мощности
4
P
DISS
V
IH
= 5, V
Иллинойс
= 0, V
EE
= -5 V, без нагрузки
225
350
мВт
Питание Чувствительность
PSS
Δ V
КС
И Δ V
EE
= ± 5%
0,007
% /%
Логика Питание Диапазон
V
DDR
4,75
5,25
V
Поз Питание Диапазон
2
V
CCR
V
DD
7,0
V
Отр Питание Диапазон
2
V
EER
-5,25
0,0
V
ПРИМЕЧАНИЯ
1
При V
REF
= 3,500 V, 1 LSB = 13,67 мВ.
2
Гарантировано дизайн не подлежит заводских испытаний.
3
Расселение время испытаний выполняется с помощью R
L
= 50 А и С Ω
L
= 35 пФ.
4
Тепловыделение рассчитывается 5 × V (I
DD
+ | I
С.
| + I
DD1
+ I
DD2
).
Технические характеристики могут изменяться без предварительного уведомления.
DUAL ПИТАНИЯ
(@ V
DD1
= V
DD2
= V
КС
= +5 В ± 5%, V
EE
= -5 В ± 5%, V
REF
= 3,500 V, -40 ° С T
+85 ° C, если не указано иное)
AD8600
REV. 0
-3 -

Page 4
REV. 0
-4 -
AD8600
ЭЛЕКТРИЧЕСКИЕ ХАРАКТЕРИСТИКИ
Параметр
Символ
Условие
Мин
Typ
Макс
Единицы
INTERFACE СРОКИ
1, 2
Часы (EN) Частота
е
CLK
Идет загрузка данных
12,5
МГц
Часы (EN) высокая длительность импульса
т
CH
40
нс
Часы (EN) LowPulse Ширина
т
CL
40
нс
Время установки данных
т
DS
40
нс
Время хранения данных
т
DH
10
нс
Адрес установки времени
т
AS
0
нс
Адрес Hold время
т
АГ
0
нс
Действительный Обращение к достоверности данных
т
Нашей эры
160
нс
Нагрузка Включить установки времени
т
Л.
0
нс
Нагрузка Включить Hold время
т
LH
0
нс
Чтения / записи на часы (EN)
т
Реввоенсовета
30
нс
Чтения / записи в DataBus Привет-Z
т
RWZ
120
нс
Чтения / записи в DataBus Активный
т
RWD
120
нс
Часы (EN) для чтения / записи
т
TWH
0
нс
Часы (EN), чтобы Chip Выбрать
т
ТКП
0
нс
Chip Выберите для часов (EN)
т
CSC
30
нс
Chip Выберите для достоверности данных
т
КУР
120
нс
Выберите для Chip DataBus Привет-Z
т
КШЗ
150
нс
Сброс широтно-импульсной
т
RS
25
нс
ПРИМЕЧАНИЯ
1
Гарантировано дизайн не подлежит заводских испытаний.
2
Все входные сигналы логических максимального подъема и спада в 2 нс.
Технические характеристики могут изменяться без предварительного уведомления.
Рисунок 3. Сроки Readback
Рисунок 2. Создать синхронизация
(@ V
DD1
= V
DD2
= V
КС
= +5 В ± 5%, V
EE
= -5 V, V
REF
= 3,500 V, -40 ° С T
+85 ° C,
если не указано иное)
т
RWZ
т
DH
т
TWH
ВЫСОКИЕ-Z
т
AS
т
АГ
т
CH
т
CL
т
ТКП
R / W
DATA
ADDR
EN
CS
т
CSC
т
Реввоенсовета
т
DS
Рисунок 4. Пишите КСР Регистрация и выходное напряжение Расселение
Сроки (CS = высокий, не позволяет регистрировать изменения Input)
т
Л.
т
LH
т
S1
т
RS
OUT
т
S1
EN
RS
Л.
т
RWD
ВЫСОКИЕ-Z
т
Нашей эры
т
КШЗ
т
КУР
R / W
DATA
ADDR
EN
CS

Page 5
AD8600
REV. 0
-5 -
PIN ОПИСАНИЕ
Номер штырька
Имя
Описание
1
Северная Каролина
Нет подключения
2
V
REF
Номер входного напряжения общей
для всех ЦАП.
3
DACGND
ЦАП Analog Вернуться Ground. Наборы
аналоговых нулю предельное напряжение.
4
V
КС
Выходной усилитель Позитивные Поставка
5
V
EE
Выходной усилитель отрицательной Поставка
6
O7
ЦАП Источник № 7
7
O6
ЦАП Источник № 6
8
O5
ЦАП Источник № 5
9
О4
ЦАП Источник № 4
10
O3
ЦАП Источник № 3
11
O2
ЦАП Источник № 2
12
О1
ЦАП Источник № 1
13
А0
ЦАП Источник № 0
14
V
DD1
Цифровая логика питания
15
RS
Активный низкий Сброс Pin входного
16
DB0
Данные Zero Bit I / O (LSB)
17
DB1
Данные Bit I / O
18
DB2
Данные Bit I / O
19
DB3
Данные Bit I / O
20
DB4
Данные Bit I / O
21
DB5
Данные Bit I / O
22
DB6
Данные Bit I / O
23
DB7
Наиболее важные данные Bit I / O (MSB)
24
A0
Адрес Zero Bit (LSB)
25
A1
Адрес Bit
26
A2
Адрес Bit
27
A3
Наиболее важные Addr Bit (MSB)
28
R / W
Считывание / запись Выберите входного контроля
29
EN
Активный низкий Включить часов Строуб
30
CS
Chip Выбор входного
31
Л.
КСР Регистрация нагрузки Строуб
32
DGND1
Цифровой вход землей № 1
33
O15
ЦАП Источник № 15
34
Ø14
ЦАП Источник № 14
35
Ø13
ЦАП Источник № 13
36
О12
ЦАП Источник № 12
37
O11
ЦАП Источник № 11
38
O10
ЦАП Источник № 10
39
O9
ЦАП Источник № 9
40
O8
ЦАП Источник № 8
41
V
EE
Выходной усилитель отрицательной Поставка
42
V
КС
Выходной усилитель Позитивные Поставка
43
DGND2
Цифровой вход землей № 2
44
V
DD2
ЦАП Analog Напряжение питания
ВНИМАНИЕ!
ОУР SENSITIVE УСТРОЙСТВО
ВНИМАНИЕ!
ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко
накопить на организм человека и испытательное оборудование и может выполнять без обнаружения.
Хотя AD8600 функции собственной защиты ОУР схем, постоянное повреждение может
место на устройствах под действием высоких энергии электростатических разрядов. Таким образом, надлежащее ОУР
меры предосторожности для избежания ухудшения производительности или потерю функциональности.
Максимальная нагрузка ABSOLUTE
(T
= +25 ° C, если не указано иное)
V
DD1
(Цифровые питания) в GND. . . . . . . . . . . . . .- 0,3 V, +7 V
V
DD2
(КСР буфера / Driver снабжения). . . . . . . . . . . .- 0,3 V, +7 V
V
КС
(Analog питания) на GND. . . . . . . . . . . . . . .- 0,3 V, +7 V
V
EE
(Analog питания) на GND. . . . . . . . . . . . . . . 0,3 V, V -7
V
REF
к GND. . . . . . . . . . . . . . . . . . . . . . -0,3 V, V
КС
+ 0,3 V
V
DD2
к V
REF
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .- 0,3 V
V
OUT
< div style="position:absolute;top:5591;left:173"> к GND. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . V
КС
Продолжительность короткого замыкания
V
OUT
к GND или питания
1
. . . . . . . . . . . . . . .
Непрерывный
Digital Input / Output напряжения в GND. . . -0,3 V, V
DD
+ 0,3 V
Тепловое сопротивление-Theta Джанкшен к Ambient
JA
)
PLCC-44. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47 ° C / W
Пакет рассеиваемой мощности. . . . . . . . . . . . . . . . (T
J
- T
) / Θ
JA
Максимальная Температура перехода T
J
максимум . . . . . . . . . .150 ° C
Диапазон рабочих температур. . . . . . . . . . . . -40 ° С до +85 ° C
Диапазон температуры хранения. . . . . . . . . . . . -65 ° С до +150 ° C
Ведущие температуры (пайка, 10 сек). . . . . . . . . . . . +300 ° C
ПРИМЕЧАНИЕ
1
Не более четырех выходов может быть замкнут на власть или GND одновременно.
Конфигурация ПИН
NC = NO CONNECT
O9
O10
Ø13
Ø14
O15
O11
О12
O6
O5
O2
О1
А0
О4
O3
O7
V
EE
V
REF
Северная Каролина
V
DD2
V
КС
DB2
DB3
DB6
DB7
A0
DB4
DB5
DACGND
V
КС
V
EE
O8
A2
A3
R /
W
A1
DGND2
Л.
CS
EN
DGND1
RS
DB0
DB1
V
DD1
44
1
2
6
4
5
21
24
23
22
18
20
19
39
38
35
34
33
37
36
3
7
8
11
12
13
9
10
40
41
42
25
28
27
26
43
31
30
29
32
15
16
17
14
TOP VIEW
(Не в масштабе)
AD8600
ЗАКАЗ путешествий
Пакет
Пакет
Модель
Температура
Описание
Вариант
AD8600AP
-40 ° С до +85 ° C 44-Lead PLCC P-44A
AD8600Chips
+25 ° C
Die *
* Для умереть спецификации свяжитесь с вашим местным Analog Devices офис продаж.
AD8600 содержит 5782 транзисторов.

Page 6
REV. 0
-6 -
AD8600
Уравнения переноса
Выходное напряжение
O
я
= D ×
V
REF
256
где я это номер канала ЦАП и D является десятичная дробь
регистра данных ЦАП.
Таблица I. таблицы истинности
EN R / W CS Л. RS
Операция
Пишите КСР Регистрация
-
X
H
L
H
Обновление КСР Регистрация
L
X
H
-
H
Обновление КСР Регистрация
+
X
H
L
H
Защелки КСР Регистрация
L
X
H
+
H
Защелки КСР Регистрация
L
L
L
L
H
КСР Регистрация Прозрачный
Пишите входного регистра
L
L
L
H
H
Загрузка данных на "Вход Регистрация на
Decoded Адрес
+
L
L
H
H
Защелки Данные входного Зарегистрируйтесь на
Decoded Адрес
L
L
+
H
H
Защелки Данные входного Зарегистрируйтесь на
Decoded Адрес
Входные регистры Readback
X
H
L
H
H
Входной Регистрация Readback (по данным
Access)
X
H
+
H
H
Привет-Z Readback отключает от
Автобус
X
X
H
X
X
Привет-Z на шине данных
Сброс
X
X
X
X
L
Очистить все регистры к нулю,
V
OUT
= 0 V
X
X
H
H
+
Защелки всех регистров Zero
L
X
L
H
+
CS = низкая; входного Регистрация Готовые
для R / W, КСР Регистрация запертое
к нулю
ПРИМЕЧАНИЯ
1
+ Символ означает положительный перевес контроля линейного входа.
2
- Символ означает негативные края контроля линейного входа.
Decoded КСР Регистрация
O
я
=
где это десятичное значение декодированного бит адреса A3,
A2, A1, A0 (LSB).
Адрес, CS, R / W и данные материалы должны быть стабильными до ак-
активации активной низким входным EN. Входные регистры прозрачного
ЛОР, когда EN мала. Когда EN возвращает высоким, данные в запертом
расшифрованных регистр ввода. Когда нагрузка вспышки Л. и Е.
булавки активный низкий уровень, все данные регистров ввода переносится
КСР регистров. КСР регистров являются прозрачными, когда они
включены.
Таблица II. Адрес декодирования таблице
A3
A2
A1
A0
Addr
КСР
(MSB)
(LSB)
Код
Обновленный
(Binary)
(Hex)
0
0
0
0
0
А0
0
0
0
1
1
О1
0
0
1
0
2
O2
0
0
1
1
3
O3
0
1
0
0
4
О4
0
1
0
1
5
O5
0
1
1
0
6
O6
0
1
1
1
7
O7
1
0
0
0
8
O8
1
0
0
1
9
O9
1
0
1
0
O10
1
0
1
1
B
O11
1
1
0
0
C
О12
1
1
0
1
D
Ø13
1
1
1
0
E
Ø14
1
1
1
1
F
O15

Page 7
Типичные характеристики исполнений-AD8600
REV. 0
-7 -
0
-1 / 2
1 / 2
-1 / 2
0
1 / 2
256
0
192
128
64
DIGITAL INPUT CODE - десятичная
Ошибка линеаризации - LSB
ЦАП 00-07 SUPERIMPOS ED
ЦАП 08-015 SUPERIMPOS ED
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3,5 V
T
= +25 ° C
Рисунок 5. Ошибка линеаризации против
Цифровой код
V
OUT
- Вольт
Я
OUT
- МА
-10
-15
-5
5
0
15
10
-4
-3
-2
0
-1
1
2
3
4
V
КС
= +5 V
V
EE
=-5V
RS = 0
Рисунок 8. Выходной ток против
Напряжение
0
0
1k
10k
10M
100K
-90
-45
-15
-10
-5
Периодичность - Гц
GAIN - дБ
ЭТАП - Степени
ЭТАП
GAIN
V
В
= 100 мВ стр. + 2.5V
Постоянный ток
Код = FF
H
T
= +25 ° C
Рисунок 11. Усиления и фазы от
Частота
3,47
3,48
3,49
3,50
125
-25
-50
100
75
50
25
0
Температура - ° C
РАЗВЕРНУТОГО OUTPUT - Вольт
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3.5V
Рисунок 6. Предельное напряжение против
Температура
1
2
3
0
4
Амплитуды выходного сигнала - Вольт
ВРЕМЯ - 250ns/DIV
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3.5V
Рисунок 9. Полная шкала времени установления
100
1k
100K
10k
Периодичность - Гц
V
В
= 2V + стр. 1V
Постоянный ток
RS = 0
T
= +25 ° C
Проходные - дБ
0
-20
-40
-60
-80
-100
Рисунок 12. AC проходные против
Частота
125
-25
-50
8
-4
-2
0
4
100
75
50
25
0
Температура - ° C
ZERO-SCALE - мВ
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3.5V
Рисунок 7. Zero-Scale напряжения против
Температура
Периодичность - Гц
10
100
10k
1k
100
80
0
60
40
20
Шумовое напряжение плотность - нВ /
Гц
V
КС
= +5 V
V
EE
=-5V
V
REF
= 0В
T
= +25 ° C
Рисунок 10. Напряжение шума Плотность против
Частота
40
30
20
50
60
1k
10k
100
10
100K
Периодичность - Гц
PSRR - дБ
Δ V
КС
= 100 мВ стр.
T
= +25 ° C
Код = 00
H
V
EE
=-5V
Рисунок 13. PSRR от частоты

Page 8
REV. 0
-8 -
AD8600
* Подана заявка на патент.
Рисунок 14. Ток потребления в зависимости от температуры
Рисунок 15. Напряжение выходного Дрифт
Ускоренное по Burn-In
Ток - мА
Температура - ° C
20
15
16
18
17
19
125
-50
-75
100
25
50
-25
0
75
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3.5V
χ
χ + 3σ
χ - 3σ
T = часы работы +125 ° C
ИЗМЕНЕНИЯ В ZERO SCALE - мВ
1200
200
0
1000
600
800
400
χ
χ + 3σ
χ - 3σ
V
КС
= +5 V
V
EE
=-5V
V
REF
= 3.5V
Код = 00
H
-2
-4
0
2
4
1
3
5
-1
-3
-5
Операция
AD8600 представляет собой 16-канальный выходного напряжения, 8-битный цифро-
аналогового преобразователя. AD8600 работает от одного +5 V
поставки, или на более широкий круг качели производства, часть может работать
с двойным поставки ± 5 и ± 6 В или одного поставку +7 В.
ЦАП, основаны на уникальной R-2R лестнице структуры *
, что устраняет возможность текущего инжекции из сослаться-
ENCE на землю во время переключения кода. Каждый из 8-разрядных ЦАП
имеет выход усилителя обеспечивает 16 выходов низким сопротивлением.
С одной внешней ссылке, 16 независимых постоянного выхода уров-
ELS может быть запрограммирован через параллельный цифровой интерфейс.
Интерфейс включает в себя 4 бит адреса (A0-A3), 8 бит данных
(DB0-DB7), чтения / записи выберите PIN-к од (R / W), позволяющие часы
вспышки (EN), регистр загрузки КСР вспышки (LD), и выбор чипа
PIN-код (CS). Кроме того контакт сброса (RS) предоставляется асинхронный-
nously сбросить все 16 ЦАП на выходе 0 V.
D / A Converter Раздел
Внутренний ЦАП 8-битовом режиме устройство напряжения вне
положить, что отклонения от DACGND для внешней ссылки вольт-
возраста, V
REF
. Эквивалентная схема одна из ЦАП является
показано на рисунке 16. ЦАП используется R-2R лестницы для обеспечения
точность и линейность по всему диапазону температур части.
Переключатели показано на самом деле N и P-канальных МОП-транзисторов с
обеспечить максимальную гибкость и выбор при выборе ссылки
R
R
R
V
OUT
R
R
R
2R
R
R
R
R
R
К 15
ЦАП
V
REF
DACGND
* R = 30К Ω
Типично
Рисунок 16. Эквивалентная схема канала Analog
напряжения. Переключатели "с низким сопротивлением и ПО сопоставление им-
portant в обеспечении точности R-2R лестнице.
Секция усилителя
Производство лестницы ЦАП амортизируется железнодорожных к железнодорожным из-
положить усилителя. Усилитель настроен как единство получить следую-
ниже, как показано на рисунке 16. Входного каскада усилителя
содержит дифференциальная пара PNP обеспечить низкие дрейфа нуля и
шум. Выходной каскад показано на рисунке 17. В нем занято
дополнительных биполярных транзисторов с коллекторов кон-
связана с выходом к железнодорожной обеспечить к эксплуатации железных дорог. NPN
транзистор входит в насыщение, как производство подходы
отрицательные железной дороге. Таким образом, в одном питания, выход низкого напряжения
ограничивается напряжение насыщения транзистора. Для пере-
транзисторов, используемых в AD8600, это примерно 40 мВ.
AD8600 не была направлена на поворот положительные железнодорожных кон-
отличие некоторых других ЦАП фирмы Analog Devices (например, AD8582).
Выходного каскада усилителя, на самом деле, раскачивающегося
к положительному железной дороге, но входной каскад ограничивает эту качели до ар-
приближенно 1,0 V ниже V
КС
.
V
EE
V
OUT
V
КС
Рисунок 17. Эквивалентные Analog выходной цепи
Во время нормальной работы выходного каскада как правило, могут источник
и раковиной ± 1 мА тока. Однако, фактическое короткого замыкания
ток намного выше. В самом деле, каждый КСР способна sourc-
ING 20 мА и гибели 8 мА в течение короткого состоянии.
абсолютных оценок максимум того, что государство, самое большее, четыре ЦАП может
быть замкнут одновременно. Это ограничение связано с текущей
плотности в металле следов. Если плотность тока слишком высока,
напряжения в след приведет к потере линейности perfor-
Манс для других ЦАП в упаковке. Таким образом, для обеспечения долгосрочной
срок службы, не более, чем четыре ЦАП должен быть замкнут
одновременно.

Page 9
AD8600
REV. 0
-9 -
Электроснабжение и заземление Соображения
Низким энергопотреблением AD8600 является прямым следствием
схемное оптимизации с помощью процесса, CBCMOS. По-
все рассеиваемая мощность в 120 мВт будет преобразовано в общем объеме поставок тока
Аренда всего 24 мА в течение 16 ЦАП. Таким образом, каждый потребляет КСР
только 1,5 мА. Потому что цифровой интерфейс состоит полностью
логики CMOS, рассеиваемая мощность зависит от
входного уровня логики. Как и следовало ожидать для CMOS, самое низкое энергопотребление
рассеивание достигается, когда уровень входного сигнала либо близко к
земли или +5 V. Таким образом, чтобы свести к минимуму потребление энергии,
CMOS-логика должна быть использована для взаимодействия с AD8600.
AD8600 имеет несколько контактов питания. V
КС
(Пальцы 4 и 42) является
выход усилителей положительное предложение, и V
EE
(Пальцы 5 и 41)
усилителей отрицательные предложения. Цифровых схем ввода
питание от V
DD1
(Pin 14), и, наконец, регистр ЦАП и R-
2R выключатели лестницы рассчитаны на питание от V
DD2
(Pin 44). Чтобы свести к минимуму
шум от проходных материалов, каждое предложение должно быть контактный
развязкой с 0,1 μ F керамических конденсаторов в тесном булавкой.
При использовании мощности с устройством, это важно для Digi-
Таль питания, В
DD2
, Чтобы включить питание до опорного напряжения и
для V
REF
оставаться меньше, чем 0,3 V выше V
DD2
при нормальной
операции. В противном случае, присущих диод энергию, и это
могут привести к повреждению AD8600.
В целях повышения ОУР сопротивление, AD8600 имеет несколько
ОУР защиты диодов на различных контактов. Эти диоды шунтирующие
ОУР энергии питания и защиты чувствительной AC-
Tive схемы. При нормальном функционировании всех ОУР диоды
обратном предвзятым и не влияют на части. Однако, если overvolt-
возрасте происходят различные входы, эти диоды будут энергию. Если
перенапряжения связано с ОУР, электрические всплеска, как правило,
достаточно коротким, чтобы стороны не поврежден. Однако, если
перенапряжения непрерывна и имеет достаточный ток, часть
могут быть повреждены. Чтобы защитить стороны, важно не
прямого смещения любого защиты диодов ОУР при нормальной
операции или во время питания. На рисунке 18 показано расположение
диодов. Например, цифровые входы диодов кон-
подключены к V
КС
и от DGND1. Таким образом, напряжение на любом
цифрового ввода не должна превышать аналогового питания или падение будет-
низине, что также указано в абсолютный максимум
оценок.
DGND1
V
КС
V
DD2
DACGND
V
REF
Все цифровые входы
(A0-A3, DB0-DB7)
(R / W, CS, EN, Л., RS)
Рисунок 18. ОУР Диод проведения защиты
Следует обратить внимание на землю колья, чтобы AD8600
обеспечить, чтобы шум не представил к выходу. Контактный ла-
белед DACGND (Pin 3) фактически является основанием для R-2R
лестницы, и по этой причине важно, чтобы подключит ь эту булавку, чтобы
возвышенности аналоговых качества. В идеале, аналоговый местах должны
быть действительным плоскости земли. Это помогает создать низкий импеданс,
низине шума сохранить точность аналоговых схем.
Цифровая булавки площадка (DGND1 на выводе 32 и на DGND2
Pin 43) предоставить землю ведения внутренних цифровых обстоя-
cuitry и защелки. Первая мысль может быть подключить оба
эти штыри к системе цифрового местах. Тем не менее, это не
лучший выбор из-за высокого шума обычно встречаются на
Цифровые системы заземления. Этот шум может кормить до вне-
положить через ЦАП землю булавки. Вместо этого, и DGND1
DGND2 должен быть подключен к аналоговой плоскости земли.
фактического переключения тока в этих контактов является небольшой и не должны
деградируют аналоговых местах.
5 Выходной Swing
Выход качели ограничивается 1,0 V ниже положительного питания.
Это дает максимальный выход 4,0 V на поставку +5 V. К
увеличить выход диапазон аналогового питания, В
КС
, И КСР
лестницы питания,
DD2
, Может быть увеличена до 7 В. Это позволяет
выход +5 V с 5 ссылка V. V
DD1
должны оставаться в
+5 V для того, чтобы логических уровней ввода не изменится.
Входной номер Соображения
AD8600 предназначен для одной ссылки, чтобы заставить всех 16 ЦАП.
Контрольного штифта (V
REF
) Подключается непосредственно к R-2R-парень
ders каждого ЦАП. С 16 ЦАП параллельно входной импеданс-
Анс, как правило, 2 Ω K и минимум 1,2 к Ω. Вход
сопротивление код зависимы. Таким образом, ссылка выбрали устройство
должны быть в состоянии довести данную нагрузку. Некоторые примеры 2,5 см. V-
ences, которые легко интерфейс AD8600 являются REF43,
AD680 и AD780. Уникальная архитектура гарантирует, что
ссылки не должны предоставлять "стрелять через" ток,
что является условием в некоторых режиме ЦАП напряжения, где реф-
erence на текущий момент подключен к земле через CMOS
переключателей. Устраняя эту возможность, все 16 ЦАП в
AD8600 может быть легко изгнаны из одной ссылки.

Page 10
REV. 0
-10 -
AD8600
Интерфейс синхронизации и управления
AD8600 работает с двойным буфером КСР структуры
каждого канала ЦАП, обладающих уникальным регистр ввода и ЦАП р-
Истр, как показано на рисунке озаглавленный "Эквивалент КСР Чан-
нель "на первой странице спецификации. Такая структура позволяет
максимальную гибкость при погрузке ЦАП. Например, каждый
ЦАП может быть обновлена самостоятельно, или, если угодно, все 16 входных
регистров может быть загружен, после чего один строб Л. вверх-
сегодняшний день все 16 ЦАП одновременно. Дополнительные функции
умение читать назад от входной зарегистрируйтесь, чтобы проверить ЦАП
данных.
A0
A1
A2
A3
R / W
EN
CS
R / W
CS
Л.
EN
N4
N3
N2
N1
N6
N5
READ BACK
INPUT
РЕГИСТРАЦИЯ
D7-D0
R-2R
LADDER
КСР
РЕГИСТРАЦИЯ
8
8
8
Рисунок 19. Логика интерфейса цепь для ЦАП канала 0
Интерфейс логики для одного канала ЦАП показано на рисунке
19. Эта цифра показывает, в частности логики для канала 0, каким-
Однако, путем изменения конфигурации системы ввода адреса до ворот N1,
другие 15 каналов будут достигнуты. Все логики
AD8600 является уровень чувствительными и не фронту. Например,
если все управляющие входы (CS, R / W, EN, LD) являются низкими, вход
регистров и ЦАП являются прозрачными и каких-либо изменений в цифровом
материалы будут незамедлительно изменить-2R лестнице ЦАП R.
Таблица I детали различных комбинаций логики и их последствий.
Выберите Chip (CS), Включить (EN) и R / W должна быть низкой, чтобы написать
входной регистр. За это время, что все три являются низкими, любой
данные о DB7-DB0 изменения содержания входных регистра.
Эти данные не запертой, пока не EN или CS возвращает высока.
Установка данных и проведение времени, указанного в сроки диаграмм
должны быть соблюдены для того, чтобы надлежащим данных в запертом
входной регистр.
Чтобы загрузить несколько регистров ввода в кратчайшие сроки,
и R / W и CS должен оставаться низким, и линия EN быть использованы
в "часы" в данных. Как написать Временная диаграмма показывает,
адрес должен быть обновлен в то же время, низкий, EN.
Перед EN возвращает высокой, достоверные данные должны присутствовать на время
равные по установке временных данных (T
DS
), А после возвращения EN высокой,
время хранения данных (T
DH
) Должен быть сохранен. Если эти мини-
мама раз были нарушены, неправильные данные могут быть доведено на в-
положить зарегистрироваться. Этот цикл может быть повторен 16 раз, чтобы загрузить все
ЦАП. Быстрый интерфейс времени равна сумме
низкого и высокого раз (т
CL
и т
CH
) Для ввода EN, что дает
не менее 80 нс. Так как входные EN используется для часы
данных, часто упоминается как часы ввода, а также сроки
характеристики дают максимальную тактовая частота 12,5 МГц,
который только обратная 80 нс.
После того как все регистры ввода были загружены, один нагрузки
строб будет передавать содержание входных регистров
КСР регистров. EN также должны быть низкими в течение этого времени. Если
адрес или данные о материалах, могут меняться, то следует CS
высокой в течение этого времени, чтобы новые данные не будут загружены в
входной регистр. Кроме того, одним ЦАП может быть обновлен
по первой загрузки свой вклад в реестр, а затем передать, что
КСР зарегистрироваться без загрузки других 15 регистров ввода.
Окончательный вариант интерфейс для чтения данных из входного ЦАП
регистров, которая достигается путем установки R / W и принести высокий-
ING CS низком уровне. Читайте спинка позволяет микропроцессор чтобы убедиться, что
правильные данные были загружены в ЦАП. За это время
EN и Л. Д. должна быть высокой. После задержкой, равной т
RWD
,
Шина данных становится активным, а также содержимое входного регистра
считываются обратно в контактах, DB0-DB7. Адрес может быть
изменил взглянуть на содержимое всех регистров ввода. Внимание
что после решения проблем изменения, достоверных данных не доступен для
время, равное т
Нашей эры
. Время задержки из-за внутренних
readback буферов необходимости зарядить шины данных (измеряется
с 35 пФ нагрузки). Эти буферы малой мощности и не
имеют высокий ток заряда автобус быстро. Когда CS возвращается
высоким, данные контактов считать высокой государственной сопротивление и контроля
по линии передачи данных или на автобусе передает обратно на микропроцессор.

Page 11
AD8600
REV. 0
-11 -
Однополярный Мероприятие • Эксплуатация
AD8600 настроен выдавать однополярного операции. Полный
шкала выходного напряжения эквивалентно входного напряжения ссылки
минус 1 LSB. Выход зависит от цифровой код
и следует Таблица III. Фактическое количество данной для аналогового
выходные рассчитывается исходя из предположения +2,5 V ведения.
Таблица III. Однополярный кодовая таблица
КСР
Двоичный вход
MSB LSB
Аналоговый вывод
1 1 1 1 1 1 1 1
+ V
REF
(255/256) = +2,49 V
1 0 0 0 0 0 0 1
+ V
REF
(129/256) = +1,26 V
1 0 0 0 0 0 0 0
+ V
REF
(128/256) = +1,25 V
0 1 1 1 1 1 1 1
+ V
REF
(127/256) = +1,24 V
0 0 0 0 0 0 0 1
+ V
REF
(001/256) = +0,01 V
0 0 0 0 0 0 0 0
+ V
REF
(000/256) = +0,00 V
Биполярное Мероприятие • Эксплуатация
AD8600 может быть сконфигурирован для работы с биполярным
Кроме того в ОУ для каждого выхода, как показано на рисунке 20.
Выход теперь будет иметь размах ± V
REF
, Как указано в таблице
IV. Эта модификация нужна только на те каналы, которые повторно
десть биполярных выходов. Для каналов, которые требуют только однополярный
выход, без внешнего усилителя не требуется. OP495 четверых ч.
усилителе выбран для внешнего усилителя из-за его низкой
власти, железнодорожных до железнодорожного выхода разгаре, и DC точности. Опять же,
значений, рассчитанных для аналогового вывода основаны как-
предполагается, 2,5 V ведения.
OUT
ø
1 / 4
OP495
+5 V
-5V
R1
10k
V
OUT
R1
10k
V
REF
V
REF
AD8600
Рисунок 20. Схема для биполярных Операция Выходной
Таблица IV. Биполярное кодекса таблице
КСР
Двоичный вход
MSB LSB аналоговый выход
1 1 1 1 1 1 1 1 2 V
REF
(255/256) - V
REF
= 2,49 V
1 0 0 0 0 0 0 1 2 V
REF
(129/256) - V
REF
= 0,02 V
1 0 0 0 0 0 0 0 2 V
REF
(128/256) - V
REF
= 0,00 V
0 1 1 1 1 1 1 1 2 V
REF
(127/256) - V
REF
= -0,02 V
0 0 0 0 0 0 0 1 2 V
REF
(001/256) - V
REF
= -2,48 V
0 0 0 0 0 0 0 0 2 V
REF
(000/256) - V
REF
= -2,50 V
Интерфейс для микроконтроллеров 68HC11
68HC11 популярный микроконтроллер от Motorola,
, которые легко сопрягаются с AD8600. Соединений быть-
между двумя компонентами показаны на рисунке 21. Порт С
68HC11 используется в качестве двунаправленного ввода / вывода данных в порт
писать и читать с AD8600. Порт B используется для адресации
ING и управляющей информации. Нижней 4 LSBs Порт Б
адрес, и верхней 4 MSB, являются контроль линий (LD, CS,
EN, а также R / W). Микрокода для 68 HC11 показано в
Рисунок 22. Комментарии в программе объяснить функции
каждого шага. Три процедуры включены в этот список: читать
от AD8600, напишите AD8600 и непрерывный цикл
, который генерирует пилообразного сигнала. Этот цикл используется в
приложение ниже.
DB0-DB7
A0-A3
Л.
EN
R / W
CS
DGND1, DGND2
DACGND
8
4
DIGITAL ЗЕМЛЕ
Аналоговая земля
AD8600
MOTOROLA
68HC11
PC0-PC7
PB0-PB3
PB4
PB5
PB6
PB7
GND
Рисунок 21. Взаимодействовать с 68HC11 AD8600

Page 12
REV. 0
-12 -
AD8600
* Данная программа содержит подпрограммы читать и писать
* Для AD8600 с 68HC11. Кроме того, рамп
* Программа была включена, постоянно рамп
* Выход давая выход волны треугольника.
*
* Следующие соединения должны быть сделаны:
* 68HC11 AD8600
* GND DGND1, 2
* PC0-PC7 DB0-DB7, соответственно, данные порта
* PB0 PB3-A0-A3, соответственно, адрес порта
* PB4 Л.
* PB5 EN
* PB6 R / W
* PB7 CS
*
portc фас $ 1003 определить адреса портов
PORTB фас $ 1004
DDRC фас $ 1007
*
Org $ C000
читать LDS # $ КЧСМ подпрограмму для чтения AD8600
*
ldaa # $ 00 инициализации порта с до 00000000
Staa DDRC настраивает PC0-PC7 как входы.
*
ldx # $ 00 указывает на адрес КСР в 68HC11 памяти
ldaa 0, х положить адрес в аккумуляторе
Адда # $ 70 добавить биты по адресу:
* R / W, Л., EN высоки, CS является низким.
Staa PORTB контроля производства и адрес порта B.
*
INX указывает на область памяти для хранения данных
ldaa portc считывать данные с КСР
Staa 0, х хранить эти данные в памяти по адресу "х"
*
LDY # $ 1000
bset PORTB, у $ F0 Установить CS, Л., EN высокой
JMP $ E000 Вернуться к BUFFALO
*
*
написать LDS # $ КЧСМ обычных писать AD8600
ldaa # $ FF инициализации порта с до 11111111
Staa DDRC настраивает PC0-PC7 в качестве продукции.
*
ldx # $ 00 указывает на адрес КСР в 68HC11 мкм
ldaa 0, х помещает адрес в аккумуляторе
Адда # $ 30 комплект CS, R / W с низким и Л.Д., EN высокой
PORTB выход Staa к PORTB для контроля и адрес
*
INX указывает на область памяти для хранения данных
ldaa 0, х загрузки данных в аккумулятор
Staa portc записи данных на ЦАП
*
LDY # $ 1000
BCLR PORTB, у $ 30 Набор Л.Д., EN низкой защелки данных
bset PORTB, у $ B0 Принесите Л.Д., EN, CS высоким, написать завершения
*
JMP $ E000 Вернуться к BUFFALO
*
*
рамп LDS # $ КЧСМ обычной для генерации волны треугольника
ldaa # $ FF настроить порт, как с выходами

Page 13
AD8600
REV. 0
-13 -
Staa DDRC
*
ldx # $ 00 множества х, чтобы она указывала на адрес КСР
ldaa 0, х нагрузки адрес 68HC11 мкм
Staa PORTB установить адрес PORTB
* Л., CS, EN, R / W все низкой
* Прозрачный загрузки КСР
ldab # $ FF набор аккумулятора до 255 б
*
петля ldaa # $ 00 начала волны треугольника в нуле
Staa portc записи данных на AD8600
*
нагрузки инков увеличить данных один
Staa portc отправить новые данные AD8600
ЦБ сравнить с б
BNE нагрузки мы не достигли еще 255
JMP цикла мы достигли 255, так что начать все сначала
Рисунок 22. 68HC11 микрокода для взаимодействия с AD8600.
Зависящих от времени Усиления переменной с помощью AD600
AD8600 является идеальным для генерации управляющего сигнала для установки
усиления AD600, широкополосный, низкий уровень шума переменной усиления амплитуды
усилителя. AD600 (и аналогичные детали, такие как AD602 и
AD603) часто используется в ультразвуковых приложения, которые требуют
получить меняться со временем. Когда ворвались ультразвука ап-
курсировали, отражений от объектов вблизи гораздо сильнее, чем
из далеких объектов. Чтобы точно решить далеко объектов, усиления
должно быть больше, чем у объектов. Кроме того, сиг-
сигналы быстрее доходить до ультразвукового датчика при отражении
из далекого объекта. Таким образом, прибыль должна возрастать по мере раз
увеличивается.
AD600 требует постоянного напряжения для регулировки коэффициента усиления по
40 дБ диапазоне. Так как двойной, два переменной усиления усилителей
можно каскадировать для достижения 80 дБ усиления. AD8600 используется
генерировать возрос выход для управления усиления AD600.
Наклон рамп должна соответствовать времени задержки
ультразвукового сигнала. Так как ультразвуковой приложения часто
потребоваться несколько каналов, AD8600 является идеальным для этого
применения.
Цепи для достижения зависит от времени получить переменную усилитель
показано на рисунке 23. AD600 в прибыль регулируется раз-
тельных материалов, C1LO и C1HI, с усилением константа
32 дБ / V. Таким образом, при 40 дБ усиления, входного контроля дифференциальных
должно быть 1,25 В. В этом з явлении, входное C1LO устанавливается на
midscale напряжении 0,625 В, который генерируется с помощью простого
делитель напряжения от REF43. AD8600 в выходные является ди-
vided в два раза, создавая 0 В до 1,25 рамп V, а затем применять
в C1HI. Это рамп зачисток усиления от 0 дБ до 40 дБ.
O
ø
+5 V
-5V
V
OUT
R1
10k
V
В
V
REF
V
КС
, V
DD1
, V
DD2
AD8600
2
13
R2
10k
+5 V
C1
100pF
0В - 1,25
4
6
REF43
+5 V
2
2,5 V
DIGITAL
CONTROL
C1HI
16
2
3
A1HI
A1LO
4
GAT1
1
C1LO
V
POS
13
12
15
A1CM
14
A1OP
AD600
R3
30К
R4
10k
(ОТ
УЛЬТРАЗВУКОВОЙ
SENSOR)
0.625V
Рисунок 23. Ультразвуковые усилитель с цифровым управлением
Переменная усиления

Page 14
REV. 0
-14 -
AD8600
Функциональность этой схемы показан на фото в сферу
Рисунок 24 топ следа управления рампой, которая идет от
0 В до 1,25 В. дно следа выход AD600.
Вход на самом деле 12 мВ стр., 10 кГц синусоиды. Таким образом,
нижний луч показывает конверт этого сигнала, чтобы проиллюстрировать
Увеличение коэффициента усиления с ходом времени. Это эстакаду gener-
ated под контролем 68HC11 помощью "рампы" подпрограммы
как упоминалось выше. Наклон рамп могут быть легко
удлинен добавлением некоторой задержки в цикле, или наклону
быть увеличен путем активизации на 2 или более LSBs вместо тока
Аренда 1 LSB изменения.
GAIN
CONTROL
1V/DIV
AD600
ПРОИЗВОДСТВО
0.2V/DIV
200μs/DIV
Рисунок 24. Зависящих от времени Усиление AD600
Glitch Импульс
Спецификация интерес во многих приложениях ЦАП
сбой импульс. Это количество энергии, содержащееся в любом
выброса при КСР изменений в его основные перехода нести,
other words, when the DAC switches from code 01111111 to
code 10000000. This point is the most demanding because all
of the R-2R ladder switches are changing state. The AD8600’s
glitch impulse is shown in Figure 25. Calculating the value of
the glitch is accomplished by calculating the area of the pulse,
which for the AD8600 is: Glitch Impulse = (1/2)< /nobr> × (100 mV) ×
(200 ns) = 10 nV sec.
200ns/DIV
V
OUT
50mV/DIV
Рисунок 25. Glitch Impulse

Page 15
AD8600
REV. 0
–15–
OUTLINE DIMENSIONS
Dimensions shown in inches and (mm).
44-Lead Plastic Lead Chip Carrier (PLCC) Package
(P-44A)
0.032 (0.81)
0.026 (0.66)
0,021 (0,53)
0,013 (0,33)
0.056 (1.42)
0,042 (1,07)
0.025 (0.63)
0.015 (0.38)
0.180 (4.57)
0.165 (4.19)
0.63 (16.00)
0.59 (14.99)
0.110 (2.79)
0.085 (2.16)
0.040 (1.01)
0,025 (0,64)
0.050
(1.27)
BSC
0.656 (16.66)
0.650 (16.51)
SQ
0.695 (17.65)
0.685 (17.40)
SQ
0,048 (1,21)
0,042 (1,07)
0,048 (1,21)
0,042 (1,07)
40
6
TOP VIEW
39
29
18
17
PIN 1
IDENTIFIER
7
28
0,020
(0,50)
R

Page 16
REV. 0
–16–
AD8600
Отпечатано в США
C1921–18–7/94