Page 1
Функциональные схемы BLOCK
V
DD
R
Полный пансион
DGND
AD7948
DB7-DB0
DF / DOR
CTRL
LDAC
WR
CSLSB
CSMSB
Я
OUT1
AGND
V
REF
12-битовый ЦАП
12
12
DATA LOGIC OVERRIDE
12
КСР ЗАРЕГИСТРИРОВАТЬСЯ
12
INPUT РЕГИСТРОВ
CONTROL
LOGIC
DATA управляющей логики
8
CS
WR
V
DD
R
Полный пансион
Я
OUT1
AGND
V
REF
DGND
DB11-DB0
AD7945
12-битовый ЦАП
12
INPUT LATCH
12
AD7943
V
DD
R
Полный пансион
Я
OUT1
AGND
Я
OUT2
SRO
STB1
DGND
STB2 STB3 STB4
CLR
LD1
LD2
НИИ
V
REF
12-битовый ЦАП
КСР ЗАРЕГИСТРИРОВАТЬСЯ
INPUT регистр сдвига
REV. B
Информация, предоставленная компанией Analog Devices, как полагают, является точной и
надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его
использования, а также за любые нарушения патентов или других прав третьих сторон
, которые могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или
в противном случае какой-либо патент или патентные права, Analog Devices.
3,3 V / +5 V Умножая
12-Bit ЦАП
AD7943/AD7945/AD7948
ОСОБЕННОСТИ
12-Bit ЦАП Умножая
Гарантированные характеристики с 3,3 V / +5 V поставкы
0,5 LSBs INL и DNL
Low Power: 5 Ватт
Быстрый интерфейс
40 нс Строуб Длительность импульса (AD7943)
40 нс Создать Длительность импульса (AD7945, AD7948)
Низкий Glitch: 60 нВ-х годов с усилителя подключения
Быстрый Расселение: 600 нс до 0,01% с AD843
ПРИМЕНЕНИЕ
Батарейках приборы
Портативные компьютеры
Обновление для всех ЦАП серии 754x (5 V образцы)
ОБЩИЕ СВЕДЕНИЯ
AD7943, AD7945 и AD7948 быстрый 12-битный умножения
ЦАП, которые работают от одного +5 V питания (обычный режим)
и одного 3,3 V до +5 V питания (смещенным Mode).
AD7943 имеет последовательный интерфейс, AD7945 имеет 12-битный параллельный
интерфейс, а AD7948 имеет 8-битный байт интерфейс. Они будут
заменить стандартный AD7543, AD7545 и AD7548
Во многих приложениях, и они обладают превосходной скорости и мощности
Расход производительности.
AD7943 доступен в 16-привести DIP, 16-привести SOP (Малый
План пакет) и 20-привести SSOP (термоусадочная малогабаритный
Пакет).
AD7945 доступен в 20-ти привести DIP, 20-свинцовый СОП и 20 -
привести SSOP.
AD7948 доступен в 20-ти привести DIP, 20-свинцовый СОП и 20 -
привести SSOP.
Один Технология Пути, PO Box 9106, Норвуд, М. 02062-9106, США
Tel: 781/329-4700
World Wide Web сайт: http://www.analog.com
Факс: 781/326-8703
© Analog Devices, Inc 1998
Page 2
REV. B
-2 -
AD7943/AD7945/AD7948-SPECIFICATIONS
1
Параметр
B Оценки
2
Оценка T
2, 3
Единицы
Условия испытаний / Комментарии
ТОЧНОСТЬ
Разрешение
12
12
Биты
1 LSB = V
REF
/ 2
12
= 2,44 мВ, когда V
REF
= 10 V
Относительная точность
± 0,5
± 0,5
LSB макс
Дифференциальная нелинейность
± 0,5
± 0,5
LSB макс
Все классы Гарантированная Монотонные более
Температура
Ошибка усиления
T
MIN
Т
MAX
± 2
± 2
LSB макс
Температурный коэффициент усиления
4
2
2
FSR стр / мин / ° C тип
5
5
FSR стр / мин / ° C макс
Выходной ток утечки
Я
OUT1
@ +25 ° C
10
10
нА макс
См. раздел Терминология
T
MIN
Т
MAX
100
100
нА макс
Обычно в течение 20 нА температуры
Опорного сигнала
Входное сопротивление
6
6
А Ω мин
Типичные входное сопротивление = 9 K Ω
12
12
А Ω макс
Цифровой вход
V
INH
, Входной высокого напряжения
2,4
2,4
V мин
V
INL
, Входной низкого напряжения
0,8
0,8
V макс
Я
INH
, Входной ток
± 1
± 1
μ макс
C
В
, Входная емкость
4
10
10
пФ макс
DIGITAL OUTPUT (AD7943 SRO)
За 1 CMOS нагрузки
Выходные по низкому напряжению (V
ПР
)
0,2
0,2
V макс
Выходной высокого напряжения (V
Огайо
)
V
DD
- 0,2
V
DD
- 0,2
V мин
Требования к питанию
V
DD
Диапазон
4.5/5.5
4.5/5.5
V мин / макс V
Питание Чувствительность
4
Δ Gain / Δ V
DD
-75
-75
дБ тип
Я
DD
(AD7943)
5
5
μ макс
V
INH
= V
DD
- 0,1 мин V, V
INL
= 0,1 V макс.
SRO открытого Circuit. Нет сигнала STB. Типично
1 μ А. Обычно μ 100 с 1 МГц STB
Частота. На входных уровней 0,8 V и 2,4 V,
Я
DD
Как правило, 2,5 мА.
Я
DD
(AD7945, AD7948)
5
5
μ макс
V
INH
= V
DD
- 0,1 мин V, V
INL
= 0,1 V макс.
Обычно 1 μ А. На входных уровней 0,8 V и
2,4 V, I
DD
Как правило, 2,5 мА.
ПРИМЕЧАНИЯ
1
AD7943, AD7945 и AD7948 указаны в нормальном режиме текущей конфигурации и предвзятым текущий режим для одной поставки приложений.
Цифры 14 и 15 примеров нормального режима работы.
2
Температурный диапазон следующим образом: B Оценки: -40 ° C до +85 ° C; T Оценка: -55 ° C до +125 ° C.
3
T Оценка относится только AD7945.
4
Гарантировано дизайна.
Технические характеристики могут изменяться без предварительного уведомления.
Нормальный режим
(AD7943: V
DD
= 4,5 В до 5,5 В; V
IOUT1
= V
IOUT2
= = 0 AGND V; V
REF
= +10 V; T
= T
MIN
Т
MAX
, Если не указано иное.
AD7945, AD7948: V
DD
= 4,5 В до 5,5 В; V
IOUT1
= = 0 AGND V; V
REF
= +10 V; T
= T
MIN
Т
MAX
, Если не указано иное.)
Page 3
AD7943/AD7945/AD7948
REV. B
-3 -
Параметр
Оценки
2
Единицы
Условия испытаний / Комментарии
ТОЧНОСТЬ
Разрешение
12
Биты
1 LSB = (V
IOUT1
- V
REF)
/ 2
12
= 300 μ V Когда
V
IOUT1
= 1,23 V и V
REF
= 0 V
Относительная точность
± 1
LSB макс
Дифференциальная нелинейность
± 0,9
LSB макс
Все классы Гарантированная Монотонные
Температура в течение
Ошибка усиления @ +25 ° C
± 3
LSB макс
T
MIN
Т
MAX
± 4
LSB макс
Температурный коэффициент усиления
3
2
FSR стр / мин / ° C тип
5
FSR стр / мин / ° C макс
Выходной ток утечки
См. раздел Терминология
Я
OUT1
@ +25 ° C
10
нА макс
T
MIN
Т
MAX
100
нА макс
Обычно в течение 20 нА температуры
Входное сопротивление
Это зависит с КСР Введите код
@ I
OUT2
Pin (AD7943)
6
А Ω мин
@ AGND Pin (AD7945, AD7948)
6
А Ω мин
Цифровой вход
V
INH
, Входной высокого напряжения при V
DD
= +5 V
2,4
V мин
V
INH
, Входной высокого напряжения при V
DD
= 3,3 V
2,1
V мин
V
INL
, Входной низкого напряжения при V
DD
= +5 V
0,8
V макс
V
INL
, Входной низкого напряжения при V
DD
= 3,3 V
0,6
V макс
Я
INH
, Входной ток
± 1
μ макс
C
В
, Входная емкость
3
10
пФ макс
DIGITAL OUTPUT (SRO)
За 1 CMOS нагрузки
Выходные по низкому напряжению (V
ПР
)
0,2
V макс
Выходной высокого напряжения (V
Огайо
)
V
DD
- 0,2 V мин
Требования к питанию
V
DD
Диапазон
3.0/5.5
V мин / макс V
Питание Чувствительность
3
Δ Gain / Δ V
DD
-75
дБ тип
Я
DD
(AD7943)
5
μ макс
V
INH
= V
DD
- 0,1 мин V, V
INL
= 0,1 V макс.
SRO открытого округ; Нет сигнала STB; правило
1 μ А. Обычно μ 100 с 1 МГц STB
Частота.
Я
DD
(AD7945, AD7948)
5
μ макс
V
INH
= V
DD
- 0,1 мин V, V
INL
= 0,1 V макс.
Обычно 1 μ А.
ПРИМЕЧАНИЯ
1
Эти требования применяются в устройствах на предвзятое до 1,23 В для одного приложения питания. Модель нумерации отражает это с помощью "-B" суффикс
(Например: AD7943AN-B). Рисунок 16 Пример смещенным режиме.
2
Температурный диапазон следующим образом: Versions: -40 ° C до +85 ° C.
3
Гарантировано дизайна.
Технические характеристики могут изменяться без предварительного уведомления.
Предвзятость MODE
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ
1
(AD7943: V
DD
= +3 V до +5.5 V, V
IOUT1
= V
IOUT2
= = 1,23 AGND V; V
REF
= 0 В до 2,45 В; T
= T
MIN
Т
MAX
Если иные-
мудрым отметил. AD7945, AD7948: V
DD
= +3 V до +5.5 V, V
IOUT1
= = 1,23 AGND V; V
REF
= 0 В до 2,45 В; T
= T
MIN
Т
MAX
, Если не указано иное.)
Page 4
AD7943/AD7945/AD7948
REV. B
-4 -
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ AC
Нормальный режим
Параметр
B Оценки
Оценка T
Единицы
Условия испытаний / Комментарии
Динамические характеристики
Выходное напряжение время установления
600
700
нс тип
До 0,01% натурных хребта. V
REF
=
+10 V; КСР защелка альтернативы загружено с
Все 0s и всея 1s
Цифро-аналоговые Glitch Импульс
60
60
нВ-х тип
Измеренные с V
REF
= 0 В. ЦАП защелкой
Друг загружены все 0s и всея 1s
Умножая проходные ошибках
-75
-75
дБ макс
КСР защелка загружены все 0s
Выходная емкость
60
60
пФ макс
Все 1s загружено в КСР
30
30
пФ макс
Все 0s загружено в КСР
Цифровые проходные (AD7943)
5
5
нВ-х тип
Проходные на выходе ЦАП с LD1,
LD2 высокого и заместителя загрузка всех 0s
и все в 1s Входной Shift Регистрация
Цифровые проходные (AD7945, AD7948) 5
5
нВ-х тип
Проходные на выходе ЦАП с CS
Высокий и заместителя Загрузка всех и 0s
Все 1s в КСР автобус
Коэффициент нелинейных искажений
-83
-83
дБ тип
Выходной шум спектральной плотности
@ 1 кГц
35
35
нВ / √ Гц тип Все 1s загружено КСР. V
REF
= 0 В. Выходное
Op усилителя OP07
Технические характеристики могут изменяться без предварительного уведомления.
(AD7943: V
DD
= 4,5 В до 5,5 В; V
IOUT1
= V
IOUT2
= = 0 AGND В. Д. 7945, AD7948: V
DD
= 4,5 В до 5,5 В; V
IOUT1
= = AGND
0 V. V
REF
= 6 V RMS, 1 кГц, синус волны; T
= T
MIN
Т
MAX
; ЦАП ОУ является AD843; если не указано иное.) Эти характеристики в-
cluded Руководство для проектирования и не являются предметом для проверки.
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ AC
Предвзятость MODE
(AD7943: V
DD
= +3 V до +5.5 V, V
IOUT1
= V
IOUT2
= = 1,23 AGND В. Д. 7945, AD7948: V
DD
= +3 V до +5.5 V, V
IOUT1
= = AGND
1,23 В. В
REF
= 1 кГц, 2,45 V стр., синусоида предвзятым на 1,23 V; ЦАП ОУ является AD820; T
= T
MIN
Т
MAX
; Если не указано иное.) Эти
характеристики включены в дизайн Руководство и не являются предметом для проверки.
Параметр
Оценки
Единицы
Условия испытаний / Комментарии
Динамические характеристики
Выходное напряжение время установления
5
μ ы тип
До 0,01% натурных хребта. V
REF
= 0 V
КСР защелка альтернативы загружены все 0s и всея 1s
Цифро-аналоговые Glitch Импульс
60
нВ-х тип
V
REF
= 1,23 В. ЦАП Регистрация альтернативы загружено
со всеми 0s и всея 1s
Умножая проходные ошиб ах
-75
дБ макс
КСР защелка загружены все 0s
Выходная емкость
60
пФ макс
Все 1s загружено в КСР
30
пФ макс
Все 0s загружено в КСР
Цифровые проходные
5
нВ-х тип
Проходные на выходе ЦАП с LD1, LD2
Высокий и заместителя Загрузка всех 0s и всея 1s
на вход регистра Shift
Цифровые проходные (AD7945, AD7948)
5
нВ-х тип
Проходные на выходе ЦАП с высокой CS
и заместителя Загрузка всех 0s и всея 1s к
Автобус КСР
Коэффициент нелинейных искажений
-83
дБ тип
Выходной шум спектральной плотности
@ 1 кГц
25
нВ / √ Гц тип
Все 1s загружено КСР. V
REF
= 1,23 V
Технические характеристики могут изменяться без предварительного уведомления.
Page 5
AD7943/AD7945/AD7948
REV. B
-5 -
(T
= T
MIN
Т
MAX
, Если не указано иное)
Предельные @
Предельные @
Параметр
V
DD
= +3 V на 3,6 V
< span onmouseover="_tipon(this)" onmouseout="_tipoff()"> V
DD
= 4,5 В до 5,5 V
Единицы
Описание
т
STB
2
60
40
нс мин
Длительность импульса STB
т
DS
15
10
нс мин
Время установки данных
т
DH
35
25
нс мин
Время хранения данных
т
НИИ
55
35
нс мин
НИИ данных Длительность импульса
т
Л.
55
35
нс мин
Длительность импульса нагрузки
т
CLR
55
35
нс мин
Длительность импульса CLR
т
АСБ "
0
0
нс мин
Мин время между стробоскопическим входного Shift
Регистрация и загрузка КСР Регистрация
т
С. В.
3
60
35
нс макс
STB Синхронизация край к SRO достоверности данных Задержка
ПРИМЕЧАНИЯ
1
Все входные сигналы указаны с TR = ф = 5 нс (10% до 90% от 5 V), приуроченной от уровня напряжения 1,6 В. ТР и тс не должна превышать 1 с μ на любой цифровой вход.
2
STB марка / отношение диапазоне пространства 60/40 до 40/60.
3
т
С. В.
измеряется с помощью цепи нагрузки на рис 2 и определяется как время, необходимое для вывода на крест 0,8 В или 2,4 В.
Технические характеристики могут изменяться без предварительного уведомления.
т
STB
STB1,
STB2,
STB4
STB3
т
DS
т
DH
т
НИИ
НИИ
DB11 (N)
(MSB)
DB10 (N)
DB0 (N)
DB0 (N-1)
DB10 (N-1)
LD1,
LD2,
CLR
SRO
т
С. В.
т
Л.
,
т
CLR
т
АСБ "
Рисунок 1. AD7943 Диаграмма синхронизации
К ВЫПУСКУ
PIN
C
L
50пФ
1.6mA
Я
ПР
2,1 V
Я
Огайо
200
Рисунок 2. Цепь нагрузки для цифровых Сроки Техническая характеристика Производительность
AD7943 ДАННЫЕ СРОКИ
1
Page 6
AD7943/AD7945/AD7948
REV. B
-6 -
СРОКИ ТЕХНИЧЕСКИЕ AD7945
1
(T
= T
MIN
Т
MAX
, Если не указано иное)
Предельные @
Предельные @
Параметр
V
DD
= +3 V на 3,6 V
V
DD
= 4,5 В до 5,5 V
Единицы
Описание
т
DS
35
20
нс мин
Время установки данных
т
DH
10
10
нс мин
Время хранения данных
т
CS
60
40
нс мин
Chip Выберите время установки
т
CH
0
0
нс мин
Chip Выберите время Hold
т
WR
60
40
нс мин
Создать Длительность импульса
ПРИМЕЧАНИЯ
1
Все входные сигналы указаны с TR = ф = 5 нс (10% до 90% от 5 V), приуроченной от уровня напряжения 1,6 В.
Технические характеристики могут изменяться без предварительного уведомления.
Данные действительны
CS
т
CH
т
DS
т
DH
WR
DB11-DB0
т
CS
т
WR
Рисунок 3. AD7945 Временная диаграмма
AD7948 СРОКИ ТЕХНИЧЕСКИЕ
1
(T
= T
MIN
Т
MAX
, Если не указано иное)
Предельные @
Предельные @
Параметр
V
DD
= +3 V на 3,6 V
V
DD
= 4,5 В до 5,5 V
Единицы
Описание
т
DS
45
30
нс мин
Время установки данных
т
DH
10
10
нс мин
Время хранения данных
т
CWS
0
0
нс мин
CSMSB или CSLSB к WR установки времени
т
CWH
0
0
нс мин
CSMSB или CSLSB к WR Hold время
т
LWS
0
0
нс мин
LDAC к WR установки времени
т
LWH
0
0
нс мин
LDAC к WR Hold время
т
WR
60
40
нс мин
Создать Длительность импульса
ПРИМЕЧАНИЯ
1
Все входные сигналы указаны с TR = ф = 5 нс (10% до 90% от 5 V), приуроченной от уровня напряжения 1,6 В.
Технические характеристики могут изменяться без предварительного уведомления.
DATA
VALID
DATA
VALID
WR
т
CWS
т
CWH
т
CWS
т
CWH
т
LWH
т
LWS
т
DH
т
DS
т
WR
т
WR
т
DH
т
DS
CSMSB
CSLSB
LDAC
DB7-DB0
Рисунок 4. AD7948 Временная диаграмма
Page 7
AD7943/AD7945/AD7948
REV. B
-7 -
ЗАКАЗ путешествий
Температура
Линейность
Номинальный
Пакет
Модель
Диапазон
Error (LSBs)
Напряжение питания
Вариант
1
AD7943BN
-40 ° С до +85 ° C
± 0,5
+5 V
N-16
AD7943BR
-40 ° С до +85 ° C
± 0,5
+5 V
R-16
AD7943BRS
-40 ° С до +85 ° C
± 0,5
+5 V
RS-20
AD7943AN-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
N-16
AD7943ARS-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
RS-20
AD7945BN
-40 ° С до +85 ° C
± 0,5
+5 V
N-20
AD7945BR
-40 ° С до +85 ° C
± 0,5
+5 V
R-20
AD7945BRS
-40 ° С до +85 ° C
± 0,5
+5 V
RS-20
AD7945AN-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
N-20
AD7945ARS-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
RS-20
AD7945TQ
-55 ° С до +125 ° C
± 1
+5 V
Q-20
AD7948BN
-40 ° С до +85 ° C
± 0,5
+5 V
N-20
AD7948BR
-40 ° С до +85 ° C
± 0,5
+5 V
R-20
AD7948BRS
-40 ° С до +85 ° C
± 0,5
+5 V
RS-20
AD7948AN-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
N-20
AD7948ARS-B
-40 ° С до +85 ° C
± 1
+3,3 V, +5 V
RS-20
ПРИМЕЧАНИЕ
1
N = пластиковый DIP; R = SOP (корпус микросхемы); RS = SSOP (корпус микросхемы); Q = Cerdip.
Максимальная нагрузка ABSOLUTE
1
(T
= +25 ° C, если не указано иное)
V
DD
в DGND. . . . . . . . . . . . . . . . . . . . . . . . . .- 0,3 В до +6 V
Я
OUT1
в DGND. . . . . . . . . . . . . . . . . . . -0,3 В до V
DD
+ 0,3 V
Я
OUT2
в DGND. . . . . . . . . . . . . . . . . . . -0,3 В до V
DD
+ 0,3 V
AGND к DGND. . . . . . . . . . . . . . . . . -0,3 В до V
DD
+ 0,3 V
Цифровые Входное напряжение DGND. . . . . . -0,3 В до V
DD
+ 0,3 V
V
РФБ
, V
REF
в DGND. . . . . . . . . . . . . . . . . . . . . . . . . . ± 15 V
Входной ток Любой Pin Кроме принадлежности
2
. . . . . . . . ± 10 мА
Диапазон рабочих температур
Промышленные (A, B Версии). . . . . . . . . . . . . -40 ° С до +85 ° C
Extended (T Version). . . . . . . . . . . . . . . -55 ° С до +125 ° C
Диапазон температуры хранения. . . . . . . . . . . . -65 ° С до +150 ° C
Температура перехода. . . . . . . . . . . . . . . . . . . . . . . . . +150 ° C
DIP пакет, рассеиваемой мощности. . . . . . . . . . . . . . . . 670 мВт
θ
JA
Термальный сопротивление. . . . . . . . . . . . . . . . . . . . . 116 ° C / W
Ведущие Температура пайки, (10 сек). . . . . . . . . . +260 ° C
SOP пакет, рассеиваемой мощности. . . . . . . . . . . . . . . . . 450 мВт
θ
JA
Термальный сопротивление. . . . . . . . . . . . . . . . . . . . . . 75 ° C / W
Ведущие Температура пайки
Паровой фазы (60 сек). . . . . . . . . . . . . . . . . . . . . . +215 ° C
Инфракрасные (15 сек). . . . . . . . . . . . . . . . . . . . . . . . . . +220 ° C
SSOP пакет, рассеиваемой мощности. . . . . . . . . . . . . . . . 875 мВт
θ
JA
Термальный сопротивление. . . . . . . . . . . . . . . . . . . . . 132 ° C / W
Ведущие Температура пайки
Паровой фазы (60 сек). . . . . . . . . . . . . . . . . . . . . . +215 ° C
Инфракрасные (15 сек). . . . . . . . . . . . . . . . . . . . . . . . . . +220 ° C
ПРИМЕЧАНИЯ
1
Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к вечной
Нент к повреждению устройства. Это стресс рейтинг только; Функциональные возможности
устройство на таких или любых других указанных выше условий, перечисленных в оперативной разделы
данной спецификации не подразумевается. Воздействие абсолютной максимально допустимая
условиях в течение длительного периода может повлиять на устройство надежности.
2
Переходный ток до 100 мА не вызовет SCR защелки деятельности.
ВНИМАНИЕ!
ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко
накопить на организм человека и испытательное оборудование и может выполнять без обнаружения.
Хотя AD7943/AD7945/AD7948 особенность собственной защиты ОУР схемы, вечной
Нент может выйти из строя на устройствах под действием высоких энергии электростатических разрядов. Таким образом,
надлежащих мер предосторожности ОУР рекомендовал, чтобы избежать снижения производительности или потерю функциональности.
ВНИМАНИЕ!
ОУР SENSITIVE УСТРОЙСТВО
Page 8
AD7943/AD7945/AD7948
REV. B
-8 -
ТЕРМИНОЛОГИЯ
Относительная точность
Относительная точность и линейность конечной точке является мерой
Максимальное отклонение от прямой, проходящей через
концами передаточной функции ЦАП. Он измеряется после
поправкой на ноль и полномасштабной ошибок и, как правило,
выразил в наименее значащих бит или в процентах от полной
отсчет по шкале.
Дифференциальная нелинейность
Дифференциальная н елинейность разница между измеренным
изменения и идеальной 1 LSB изменения между любыми двумя соседними
кодов. Указанной нелинейности дифференциальных 1 максимум LSB
обеспечивает монотонности.
Ошибка усиления
Ошибка усиления является мерой ошибки на выходе между идеальным
КСР и фактический выход устройства. Она измеряется со всеми 1s
в ЦАП после зачета ошибка была скорректирована, и является экс-
нажата в наименьшего значащего бита. Усиление ошибка может изменяться в
нулю с внешним потенциометром.
Выходной ток утечки
Выходной ток утечки тока, протекающего в ЦАП парень-
дер-выключатели, если они выключены. Для я
OUT1
терминал,
Она может быть измерена путем загрузки всех 0s на ЦАП и измерения
Я
OUT1
тока. Минимальный ток будет течь в Я
OUT2
линия
когда ЦАП загружены все 1S.
Выходная емкость
Это емкости с я
OUT1
булавку AGND.
Выходное напряжение время установления
Это количество времени, необходимое для вывода на оседают
заданного уровня для полномасштабного ввода изменений. Для этих устройств, то
определяется как с AD843 как выход ОУ в
нормальный текущем режиме и с AD820 в текущем предвзятым
режиме.
Цифро-аналоговые Glitch Импульс
Это количество заряда вводили в аналоговый выход
при изменении состояния входов. Она определяется как площадь
сбой в нВ-х годов. Она измеряется с помощью опорного сигнала, связанных
в AGND и цифровых входов переключается между всеми 1s и все
0s. Как и время установления, указано с обеих AD817
и AD820.
AC проходные ошибке
Это ошибка, связанная с емкостным проходной с КСР
опорного сигнала на ЦАП я
OUT1
терминал, когда все 0s являются
загруженной в КСР.
Цифровые проходные
Когда устройство не используется, высокая активность логики частоты
устройства цифровых входов с емкостной связью через
устройства, чтобы показать, как шум от я
OUT1
PIN-код, а затем на
соч выходных усилителей. Этот шум цифровой проходной.
PIN КОНФИГУРАЦИИ
DIP / SOP
SSOP
DIP / SOP / SSOP
DIP / SOP / SSOP
20
19
18
17
16
15
14
13
12
11
1
2
3
4
5
6
7
8
9
10
TOP VIEW
(Не в масштабе)
AD7945
DB5
DB6
DB7
AGND
DGND
DB11
DB8
DB9
DB10
DB4
DB3
DB2
V
REF
V
DD
WR
DB1
DB0
CS
Я
OUT1
R
Полный пансион
TOP VIEW
(Не в масштабе)
AD7943
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
Я
OUT1
Я
OUT2
AGND
STB1
LD1
SRO
НИИ
STB2
R
Полный пансион
V
REF
V
DD
CLR
DGND
STB4
STB3
LD2
TOP VIEW
(Не в масштабе)
AD7943
20
19
18
17
16
15
14
13
12< /b>
11
1
2
3
4
5
6
7
8
9
10
NC = NO CONNECT
STB2
НИИ
SRO
Я
OUT2
AGND
STB1
LD1
Северная Каролина
Северная Каролина
LD2
STB3
STB4
V
REF
V
DD
CLR
DGND
Северная Каролина
Северная Каролина
Я
OUT1
R
Полный пансион
TOP VIEW
(Не в масштабе)
AD7948
20
19
18
17
16
15
14
13
12
11
1
2
3
4
5
6
7
8
9
10
DB4
DB5
DB6
AGND
DGND
CSMSB
DB7 (MSB)
CTRL
DF / DOR
DB3
DB2
DB1
V
REF
V
DD
WR
DB0 (LSB)
LDAC
CSLSB
Я
OUT1
R
Полный пансион
Page 9
AD7943/AD7945/AD7948
REV. B
-9 -
AD7943 описания функций PIN
Pin Мнемоника Описание
Я
OUT1
КСР текущем терминале выход 1.
Я
OUT2
КСР текущем терминале выход 2. Это должно быть связано с контактом AGND.
AGND
Этот вывод подключается к задней ворота текущего выключатели руля. В нормальном режиме работы, он должен быть подключен
на землю сигнал системы. В предвзятым одним источником питания операцию, может быть предвзятым некоторых напряжение между
0 В и 1,23 В. На рисунке 11 для более подробной информации.
STB1
Это Строуб 1 вход. Данные разгонял в регистр сдвига ввода по нарастающему фронту этого сигнала. STB3
должна быть очень высокой. STB2, STB4 должна быть низкой.
LD1, LD2
Активный низкий вход. Когда обе эти низкие, зарегистрировать ЦАП обновляется и выход изменится
отражают это.
НИИ
Последовательный ввод данных. Данные на этой линии будут работать в регистр сдвига входа на один из входов Строуб,
когда они включены.
STB2
Это Строуб 2 входа. Данные разгонял в регистр сдвига ввода по нарастающему фронту этого сигнала.
STB3 должен быть высоким. STB1, STB4 должна быть низкой.
STB3
Это Строуб 3 входа. Данные разгонял в регистр сдвига ввода по заднему фронту этого сигнала. STB1,
STB2, STB4, должны быть низкими.
STB4
Это Строуб 4 входа. Данные разгонял в регистр сдвига ввода по нарастающему фронту этого сигнала. STB3
должна быть очень высокой. STB1, STB2 должна быть низкой.
DGND
Цифровые Ground.
CLR
Асинхронный ввод CLR. Когда этот вход берется низкая, все 0s загружаются в КСР защелки.
V
DD
Вход питания. Это номинально +5 V на нормальный режим работы и +3,3 V, +5 V для предвзятых
Режим работы.
V
REF
КСР исходных справочных данных.
R
Полный пансион
КСР резистор обратной связи булавкой.
AD7945 PIN описания функций
Pin Мнемоника Описание
Я
OUT1
КСР текущем терминале выход 1.
AGND
Этот вывод подключается к задней ворота текущего выключатели руля. Я КСР
OUT2
Терминал связан
внутренне к этой точке.
DGND
Цифровые Ground.
DB11-DB0
Цифровые данные входы.
CS
Активный низкий, Chip Выбор входа.
WR
Активный низкий, запись входа.
V
DD
Вход питания. Это номинально +5 V на нормальный режим работы и +3,3 V, +5 V для предвзятых режиме
Операции.
V
REF
КСР исходных справочных данных.
R
Полный пансион
КСР резистор обратной связи булавкой.
Page 10
AD7943/AD7945/AD7948
REV. B
-10 -
AD7948 описания функций PIN
Pin Мнемоника Описание
Я
OUT1
КСР текущем терминале выход 1. Обычно прекращается в виртуальный основании выходе усилителя.
AGND
Analog заземлением. Этот вывод подключается к задней ворота текущего выключатели руля. Я КСР
OUT2
Терминал также подключено к этому вопросу.
DGND
Цифровые заземлением.
CSMSB
Chip Выберите наиболее значимых Byte. Активный низкий вход. Используется в сочетании с WR для загрузки внешних данных в
регистр ввода или в комбинации с LDAC и WR для загрузки внешних данных в оба входных регистров и ЦАП.
DF / DOR
Формат данных / данных Override. При этом ввод низким, данные в регистр ЦАП вынужден один из двух переопределить
Коды выбранных CTRL. Если переопределить сигнала удаляется, выход возвращает КСР отражать значение
Зарегистрироваться КСР. С DF / DOR высокой, CTRL выбирает либо влево или вправо входных данных формата. Для нормальной
операции, DF / DOR проводится высока. См. Таблицу I.
CTRL
Контроль входа. См. DF / DOR описание.
DB7-DB0
Цифровые данные входы.
LDAC
Нагрузка КСР ввода, активный низкий уровень. Этот сигнал, в сочетании с другими, используется для загрузки регистра ЦАП от
либо зарегистрироваться вход или внешняя шина данных.
CSLSB
Chip Выберите младший (LS) Byte. Активный низкий вход. Используется в сочетании с WR для загрузки внешних данных
в регистр ввода или в комбинации с WR и LDAC для загрузки внешних данных в оба входных и ЦАП
регистров.
WR
Создать ввода, активный низкий уровень. Это активный низкий уровень сигнала, в сочетании с другими используется при загрузке внешних данных в
входной регистр AD7948 и передачи данных из входного регистра в регистр ЦАП.
V
DD
Вход питания. Это номинально +5 V на нормальный режим работы и +3,3 V, +5 V для предвзятых режиме
Операции.
V
REF
КСР исходных справочных данных.
R
Полный пансион
КСР резистор обратной связи булавкой.
Таблица II. Таблица истинности для операции записи AD7948
WR
CSMSB
CSLSB
LDAC
Функция
0
1
0
1
Нагрузка Л. байт на "Вход Регистрация
0
1
0
0
Нагрузка Л. байт для регистрации входа и КСР Регистрация
0
0
1
1
Нагрузка MS байт на "Вход Регистрация
0
0
1
0
Нагрузка MS байт для регистрации входа и КСР Регистрация
0
1
1
0
Нагрузка входного регистра в КСР Регистрация
1
X
X
X
Нет передачи данных
Таблица I. Таблица истинности для DF / DOR CTRL
DF / DOR
CTRL
Функция
0
0
КСР Регистрация Содержание переопределены все 0s
0
1
КСР Регистрация Содержание отменено Все 1s
1
0
Выровненного по левому краю Ввод данных Выбранный
1
1
Выровненного по правому краю Ввод данных Выбранный
Page 11
AD7943/AD7945/AD7948
REV. B
-11 -
Типичные кривые эффективности
V
REF
- Вольт
0,5
0,4
0
2
10
4
DNL - LSB
S
6
8
0,3
0,2
0,1
V
DD
= +5 V
T
= +25 C
ОП AMP = AD843
Рисунок 5. Дифференциальная нелинейность Ошибка против
V
REF
(Обычный режим)
V
REF
- Вольт
1,0
0,9
0
2
10
4
6
8
0,6
0,3
0,2
0,1
0,8
0,7
0,4
0,5
INL - LSB
S
V
DD
= +5 V
T
= +25 C
ОП AMP = AD843
Рисунок 6. Интегральная нелинейность Ошибка против
V
REF
(Обычный режим)
INPUT CODE
0,50
0,25
-0,50
0
4095
1024
Ошибка линеаризации - LSB
S
2048
3072
0,00
-0,25
V
DD
= +5 V
V
REF
= +10 V
ОП AMP = AD843
T
= +25 C
Рисунок 7. Все коды линейность в нормальном режиме (V
DD
= +5 V)
| V
REF
- V
BIAS
| - Вольт
6
0
0,2
1,4
0,4
INL, DNL - LSB
S
0,6
0,8
1,0
1,2
5
4
3
2
1
V
DD
= 3,3 V
T
= +25 C
ОП AMP = AD820
Рисунок 8. Ошибка линеаризации против V
REF
(На основе нужной Mode)
Page 12
AD7943/AD7945/AD7948
REV. B
-12 -
INPUT CODE
1,00
0,50
-1,00
0
4095
1024
Ошибка линеаризации - LSB
S
2048
3072
0,00
-0,50
V
DD
= 3,3 V
V
REF
= 0В
V
BIAS
= 1.23V
ОП AMP = AD820
T
= +25 C
Рисунок 9. Все коды Линейность в смещенным режиме
(V
DD
= 3,3 V)
FREQUERCY Гц -
-50
-55
-100
100
100K
1k
THD - децибел
10k
-80
-85
-90
-95
-70
-75
-60
-65
V
DD
= +5 V
T
= +25 C
V
В
= 6V RMS
ОП AMP = AD711
Рисунок 10. Коэффициент нелинейных искажений от частоты
10
0%
100
90
200ns
5V
200ns
50 мВ
V
DD
= +5 V
T
= +25 C
V
REF
= 0В
ОП AMP = AD711
AD711 OUTPUT
Рисунок 11. Цифро-аналоговые Glitch Импульс
Периодичность - Гц
0
-10
-100
1k
10M
10k
100K
1М
-40
-70
-80
-90
-20
-30
-60
-50
V
DD
= +5 V
T
= +25 C
V
В
= 20V стр.
ОП AMP = AD711
КСР загружены все 0
S
КСР загружены все 1
S
Рисунок 12. Умножая Частотная характеристика против
Цифровой код
Page 13
AD7943/AD7945/AD7948
REV. B
-13 -
ОБЩИЕ СВЕДЕНИЯ
D / A Раздел
AD7943, AD7945 и AD7948 являются 12-разрядные текущих выходных
D / A конвертеров. Упрощенная схема приведена на рис-
Юр 13. Архитектуры ЦАП сегментирован. Это означает, что
2 MSB, в 12-разрядное слово данных декодируется в привод
3 переключатели, B и C. Остальные 10 бит данных
Слово диск выключатели S0 для S9 в стандартном обращения R-2R
лестницы конфигурации.
Каждый из переключателей на C бычков 1 / 4 от общего ссылки
в текущем или я
OUT1
или я
OUT2
а остальные 1 / 4 часть
общий ток, протекающий через R-2R разделе. Ключи к S9
S0 направить бинарно взвешенных токов в ни я,
OUT1
или я
OUT2
. Если
Я
OUT1
и я
OUT2
хранятся в тот же потенциал, постоянное тока
Аренда потоков в каждой лестницы ноги, независимо от ввода цифрового кода.
Таким образом, входное сопротивление видели на V
REF
всегда постоянная. Это
равна R / 2. V
REF
вход может быть вызвано какой-либо ссылки
напряжения или тока, переменного или постоянного тока, который в Абсолют Maxi-
мама Ratings.
Устройство обеспечивает доступ к V
REF
, R
Полный пансион
, И я
OUT1
терми-
сигналы на ЦАП. Это делает устройство очень универсальным и
позволяет ему быть настроен в различных режимах.
Примерами таких приведены в следующих разделах.
AD7943 также имеет отдельную Я
OUT2
PIN-код. В AD7945 и
AD7948 это внутренне связан с AGND.
При выходе усилителя подключается в стандартную конфигу-
рацион рис 14, выходное напряжение определяется по формуле:
V
OUT
=-D × V
REF
где D является дробным представление цифровых слово
загружен в КСР. D может быть установлен от 0 до 4095/4096, так как
имеет 12-бит.
V
REF
2R
R / 2
R
R
R
C
B
S9
S8
S0
R
Полный пансион
Я
OUT1
Я
OUT2
2R
2R
2R
2R
2R
2R
Показан для всех 1
S
О КСР
Рисунок 13. Упрощенный D / схема
Однополярного бинарная операция
(Два-Quadrant умножения)
На рисунке 14 показано стандартный однополярный бинарные связи диа-
грамм для AD7943, AD7945 и AD7948. При V
В
является
переменного сигнала, схема выполняет два квадранта умножения.
Резисторы R1 и R2 позволяет пользователю регулировать коэффициент усиления КСР
ошибки. С указанного получить ошибку 2 LSBs над температурой,
это не обязательно во многих приложениях. Цепь смещения
из-за полностью выходе усилителя смещение. Это может быть повторно
переехал, регулируя напряжение смещения усилителя. Кроме того,
Выбор смещения усилителя низкой делает это ненужным.
A1 должен быть выбран в соответствии с приложением. Например,
OP07 подходит для очень низкой пропускной способности приложений (10 кГц, или
Я
OUT1
Я
OUT2
A1
V
OUT
Сигнальная земля
A1: OP07
AD711
AD843
AD845
AGND
КСР
V
REF
20 R1
AD7943/45/48
V
В
R2 10
РФБ
C1
ПРИМЕЧАНИЯ
1. ТОЛЬКО ОДИН КСР будет отображаться CLAIRITY.
2. Тип входного соединения DIGITAL опущены.
3. C1 ЭТАП КОМПЕНСАЦИИ (5 - 15pF) могут потребоваться
ПРИ ПОЛЬЗОВАНИИ усилитель высокой SPEED.
Рисунок 14. Однополярный бинарной операции
ниже), а AD711 подходит для средней полосы пропускания ап-
осложнений (200 кГц или ниже). Для приложений с высокой пропускной способностью
свыше 200 кГц, AD843 и AD847 предложение очень быстро
урегулирования раз.
Кодовая таблица для рис 14 показано в таблице III.
Таблица III. Однополярный двоичного кода
Цифровой вход
Аналоговый вывод
MSB LSB
(V
OUT
как показано на рисунке 14)
1111 1111 1111
-V
REF
(4095/4096)
1000 0000 0001
-V
REF
(2049/4096)
1000 0000 0000
-V
REF
(2048/4096)
0111 1111 1111
-V
REF
(2047/4096)
0000 0000 0001
-V
REF
(1 / 4096)
0000 0000 0000
-V
REF
(0 / 4096) = 0
ПРИМЕЧАНИЕ
Номинальная LSB размер схемы на рисунке 14 определяется по формуле: V
REF
(1 / 4096).
Page 14
AD7943/AD7945/AD7948
REV. B
-14 -
Биполярные ОПЕРАЦИИ
(Четыре-Quadrant умножения)
Рисунок 15 показывает стандартную схему подключения для биполярного
работы AD7943, AD7945 и AD7948. Кодирование
компенсированы бинарных как показано в таблице IV. При V
В
является переменного сигнала,
схема выполняет четыре квадранта умножения. Резисторы R1
и R2 для усиления корректировки ошибок и не нуждаются в
многих приложений, где ошибка спецификации устройства являются усиление
адекватными. Чтобы сохранить прибыль ошибки спецификации, резисторы
R3, R4 и R5 должно быть соотношение соответствует 0,01%.
Я
OUT1
Я
OUT2
A1
V
OUT
Сигнальная земля
AGND
КСР
V
REF
20 R1
AD7943/45/48
V
В
R2 10
РФБ
C1
R4 20k
A2
10k
20k
R3
R5
ПРИМЕЧАНИЯ
1. ТОЛЬКО ОДИН КСР будет отображаться CLAIRITY.
2. Тип входного соединения DIGITAL опущены.
3. C1 ЭТАП КОМПЕНСАЦИИ (5 - 15pF) могут потребоваться
ПРИ ПОЛЬЗОВАНИИ усилитель высокой SPEED, A1.
Рисунок 15. Биполярные операция (четыре-Quadrant
Умножение)
Подходит для вашего усилителя для использования с рисунком 15, OP270
(Низкий уровень шума, низкая пропускная способность, 15 кГц), AD712 (средний
пропускной способности, 200 кГц) или AD827 (широкая полоса пропускания, 1 МГц).
Таблица IV. Биполярное (Offset Binary) Кодекса
Таблица цифровой вход
Аналоговый вывод
MSB LSB
(V
OUT
как показано на рисунке 15)
1111 1111 1111
+ V
REF
(2047/2048)
1000 0000 0001
+ V
REF
(1 / 2048)
1000 0000 0000
+ V
REF
(0 / 2048) = 0
0111 1111 1111
-V
REF
(1 / 2048)
0000 0000 0001
-V
REF
(2047/2048)
0000 0000 0000
-V
REF
(2048/2048) =-V
REF
ПРИМЕЧАНИЕ
Номинальная LSB размер схемы на рисунке 15 определяется по формуле: V
REF
(1 / 2048).
Разовым заявкам ПИТАНИЯ
"B" версии устройств указаны и проверены на
одного приложения питания. На рисунке 16 показана рекомендуемая
цепи для работы с одним +5 V на поставку 3,3 V.
Я
OUT2
и AGND терминалы пристрастием 1,23 V. Таким образом, с 0 V
применительно к V
REF
терминала, вывод будет идти от 1,23 V (все
0s загружаются в КСР) на 2,46 V (все 1s загружен). При 2,45 V
применительно к V
REF
терминала, вывод будет идти от 1,23 V (все
0s нагрузкой) до 0,01 V (все 1s загружен). Это важно, когда кон-
тывая INL в системе снабжения одной понимать, что большинство
одним источником питания усилителей не может утонуть текущих и сохранить нулевой
вольт на выходе. На рисунке 16, с V
REF
= 2,45 V повторно
quired раковина ток 200 А. μ Минимальное напряжение на выходе
уровень 10 мВ. Операционные усилители, как OP295 способны главной
содержащих этот уровень погружения в то время как μ 200 А.
На рисунке 16 показана Я
OUT2
и AGND терминалов гонят
к усилителю. Это для поддержания напряжения смещения на 1,23 V
ка к сопротивление видел глядя мне
OUT2
Терминал изменений.
Это сопротивление является код зависит и изменяется от бесконечности (все
0s загружен в КСР), около 6 Ω к минимуму. AD589
имеет типичный сопротивление выходе 0,6 Ω, и может быть использован для
диск терминалы напрямую. Тем не менее, это приведет к типичным
линейность деградации 0,2 LSBs. Если это неприемлемо, то
буферного усилителя не требуется. 9 показан типичный
линейность исполнении AD7943/AD7945/AD7948, когда
использоваться как показано на рисунке 16 с V
DD
установлена на уровне 3,3 V и V
REF
= 0 В.
Я
OUT1
Я
OUT2
A1
V
OUT
Сигнальная земля
A1: OP295
AD822
OP283
AGND
КСР
V
REF
AD7943/45/48
V
В
РФБ
C1
A1
+5 V
5.6k
AD589
3,3 V
V
DD
DGND
Рисунок 16. Единая система поставки
Page 15
AD7943/AD7945/AD7948
REV. B
-15 -
Микропроцессорная взаимодейс вия
AD7943 для ADSP-2101 Интерфейс
На рисунке 17 показано AD7943 для ADSP-2101 интерфейс диаграммы.
DSP настроен на альтернативные разработки перевернутой с меж-
Нэлли генерируется SCLK. TFS от ADSP-2101 дисков
STB1 вход на AD7943. Серийный длина слова должна быть
установлена на уровне 12. Это делается путем SLEN = 11 (1011 двоичный).
Области SLEN это биты со счетом 3:0 СПОРТ регистр управления
(0x3FF6 для SPORT0 и 0x3FF2 для Sport1).
С 16 МГц версия ADSP-2101, максимальная
выход SCLK составляет 8 МГц. AD7943 установки и провести время
10 нс и 25 нс означает, что он совместим с DSP, когда
при движении на такой скорости.
OUTPUT FLAG дисках, LD1 и LD2 и принес
низкой для обновления КСР зарегистрироваться и изменить аналоговый выход.
ADSP-2101
AD7943
STB4
STB2
+5 V
TFS
SCLK
DT
OUTPUT FLAG
CLR
STB3
LD1
LD2
STB1
НИИ
Рисунок 17. AD7943 для ADSP-2101 Интерфейс
AD7943 для DSP56001 интерфейс
На рисунке 18 показана схема интерфейса для AD7943 для
DSP56001. DSP56001 настроен на нормальный режим
синхронная работа с воротами часов. Серийные часы, SCK,
настроен как выход из ДСП и серийный длина слова
устанавливается для 12 бит (WL0 = 1, WL1 = 0, в Регистр управления).
SCK от DSP56001 применяется для AD7943 STB3 в-
положить. Данные DSP56000 действительна на заднему фронту
SCK и это край, который часами данных в AD7943
регистра сдвига. STB1, STB2 и STB4 связывают низкий
AD7943 постоянно позволить STB3 ввода.
Когда 12-битный серийный слово было написано на AD7943,
LD1, LD2 входов, унижены, чтобы обновить КСР
зарегистрироваться.
DSP56001
AD7943
STB4
STB2
STB1
+5 V
SCK
STD
OUTPUT FLAG
CLR
STB3
LD1
LD2
НИИ
Рисунок 18. AD7943 для DSP56001 интерфейс
AD7945 для MC68000 интерфейс
Рисунок 19 показывает, MC68000 интерфейс AD7945.
соответствующие данные записываются в КСР в 1 MOVE указаний
Тион в соответствующие ячейки памяти.
MC68000
АДРЕС
DECODE
AD7945
CS
WR
DB11 - DB0
A1 - A23
AS
DTACK
R / W
D15 - D0
Рисунок 19. AD7945 для MC68000 интерфейс
AD7948 для Z80 интерфейс
Рисунок 20 представляет собой интерфейс между AD7948 и 8-битных
Автобус Z80 процессор. Три операции записи, необходимые для
нагрузка ЦАП. Первые два байта нагрузки MS и Л. байт
и третий приносит LDAC низкой для обновления производства.
Z80
АДРЕС
DECODE
AD7948
CSMSB
WR
DB7 - DB0
A0 - A15
MREQ
WR
D7 - D0
CSLSB
LDAC
АДРЕС BUS
DATA BUS
Рисунок 20. AD7948 для Z80 интерфейс
Page 16
AD7943/AD7945/AD7948
REV. B
-16 -
Отпечатано в США
C1901b-0-5/98
Габаритные размеры
Размеры показаны в дюймах и (мм).
16-Lead пластиковых DIP (N-16)
16
1
8
9
0,840 (21,34)
0,745 (18,92)
0,280 (7,11)
0,240 (6,10)
PIN 1
МЕСТ
ПЛОСКОСТЬ
0,022 (0,558)
0,014 (0,356)
0,060 (1,52)
0,015 (0,38)
0,210 (5,33)
MAX
0,130
(3,30)
MIN
0,070 (1,77)
0,045 (1,15)
0,100
(2,54)
BSC
0,160 (4,06)
0,115 (2,93)
0,325 (8,26)
0,300 (7,62)
0,015 (0,381)
0,008 (0,204)
0,195 (4,95)
0,115 (2,93)
20-Lead пластиковых DIP (N-20)
20
1
10
11
1,060 (26,90)
0,925 (23,50)
0,280 (7,11)
0,240 (6,10)
PIN 1
МЕСТ
ПЛОСКОСТЬ
0,022 (0,558)
0,014 (0,356)
0,210 (5,33)
MAX
0,130
(3,30)
MIN
0,070 (1,77)
0,045 (1,15)
0,100
(2,54)
BSC
0,160 (4,06)
0,115 (2,93)
0,060 (1,52)
0,015 (0,38)
0,325 (8,25)
0,300 (7,62)
0,015 (0,381)
0,008 (0,204)
0,195 (4,95)
0,115 (2,93)
20-Lead SOP (R-20)
МЕСТ
ПЛОСКОСТЬ
0,0118 (0,30)
0,0040 (0,10)
0,0192 (0,49)
0,0138 (0,35)
0,1043 (2,65)
0,0926 (2,35)
0,0500
(1,27)
BSC
0,0125 (0,32)
0,0091 (0,23)
0,0500 (1,27)
0,0157 (0,40)
8 °
0 °
0,0291 (0,74)
0,0098 (0,25)
х 45 °
20
11
10
1
0,5118 (13,00)
0,4961 (12,60)
0,4193 (10,65)
0,3937 (10,00)
0,2992 (7,60)
+0,2914 (7,40)
PIN 1
16-Lead SOP (R-16)
16
9
8
1
0,4133 (10,50)
0,3977 (10,00)
0,4193 (10,65)
0,3937 (10,00)
0,2992 (7,60)
0,2914 (7,40)
PIN 1
МЕСТ
ПЛОСКОСТЬ
0,0118 (0,30)
0,0040 (0,10)
0,0192 (0,49)
0,0138 (0,35)
0,1043 (2,65)
0,0926 (2,35)
0,0500
(1,27)
BSC
0,0125 (0,32)
0,0091 (0,23)
0,0500 (1,27)
0,0157 (0,40)
8 °
0 °
0,0291 (0,74)
0,0098 (0,25)
х 45 °
20-Lead Cerdip (Q-20)
20
1
10
11
0,310 (7,87)
0,220 (5,59)
PIN 1
0,005 (0,13) MIN
0,098 (2,49) MAX
МЕСТ
ПЛОСКОСТЬ
0,023 (0,58)
0,014 (0,36)
0,200 (5,08)
MAX
1,060 (26,92) MAX
0,150
(3,81)
MIN
0,070 (1,78)
0,030 (0,76)
0,200 (5,08)
0,125 (3,18)
0,100
(2,54)
BSC
0,060 (1,52)
0,015 (0,38)
15 °
0 °
0,320 (8,13)
0,290 (7,37)
0,015 (0,38)
0,008 (0,20)
20-Lead SSOP (RS-20)
20
11
10
1
0,295 (7,50)
0,271 (6,90)
0,311 (7,9)
0,301 (7,64)
0,212 (5,38)
0,205 (5,21)
PIN 1
МЕСТ
ПЛОСКОСТЬ
0,008 (0,203)
0,002 (0,050)
0,07 (1,78)
0,066 (1,67)
0,0256
(0,65)
BSC
0,078 (1,98)
0,068 (1,73)
0,009 (0,229)
0,005 (0,127)
0,037 (0,94)
0,022 (0,559)
8 °
0 °