Page 1
REV. D
Информация, предоставленная компанией Analog Devices, как полагают, является точной и
надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его
использования, а также за любые нарушения патентов или других прав третьих сторон
, которые могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или
в противном случае какой-либо патент или патентные права, Analog Devices.
Аккредитив
2
MOS
16-Bit выходное напряжение ЦАП
AD7846
Один Технология Пути, PO Box 9106, Норвуд, М. 02062-9106, США
Tel: 781/329-4700
World Wide Web сайт: http://www.analog.com
Факс: 781/326-8703
© Analog Devices, Inc 1998
ОСОБЕННОСТИ
16-Bit монотонности над температурой
2 LSBs Интегральная ошибка линейности
Микропроцессорная Совместимость с Readback Возможность
Однополярный или биполярное Выходной
Умножая Возможность
Low Power (100 мВт номинальная)
ОБЩИЕ СВЕДЕНИЯ
AD7846 представляет собой 16-разрядный ЦАП построены с фирмы Analog Devices
Аккредитив
2
MOS процесса. Она V
REF +
и V
REF-
ссылка входа и
на чипе выходе усилителя. Они могут быть настроены дать
однополярного диапазоне выход (0 В до +5 V, 0 В до +10 В) или биполярного
выходной диапазон (± 5, ± 10 V).
ЦАП используется сегментированных архитектуры. 4 MSB, в
КСР защелки выбрать один из отрезков в 16-резистор строки.
И краны сегмента, буферизуются усилителей и подается на
12-битовый ЦАП, который обеспечивает еще 12 бит разрешения. Это
архитектура обеспечивает 16-битный монотонности. Отлично интегральных
линейность результатов жесткие соответствия между входными смещение
напряжения 2 усилители буфера.
В дополнение к отличным характеристики точности, AD7846
также предлагает всеобъемлющий интерфейс микропроцессора. Есть
16 данных ввода / вывода, а также контроль линий (CS, R / W, LDAC и CLR).
R / W и CS позволяет письменном виде и чтения с I / O защелки.
Это readback функция, которая полезна при АТС-приложений
tions. LDAC позволяет одновременное обновление ЦАП в мульти-
КСР системы и линии CLR будет восстановить содержание
КСР защелку 00. . . 000 или 10. . . 000 в зависимости от состояния
из R / W. Это означает, что выход ЦАП может быть изменена на 0 в V
как моно-и биполярной конфигурации.
AD7846 доступен в 28-привести пластика, керамики, и LCCC
PLCC пакетов.
Функциональная блок-схема
A2
A1
A3
16
ЭТАП
SWITCH
MATRIX
R
R
R
12-битовый ЦАП
КСР LATCH
I / O LATCH
CONTROL
LOGIC
AD7846
R
R
V
РЕФ -
V
REF +
V
С.
DGND
CLR
LDAC
R / W
CS
V
OUT
R
В
V
DD
V
КС
4
12
12
DB15 DB0
Ключевые продукты
1. 16-Bit монотонности
Гарантированное 16-битный монотонности температура составляет более
AD7846 идеальным для замкнутой приложений.
2. Readback
Умение читать назад содержимого регистра ЦАП минимизирует
программное обеспечение процедур при AD7846 используется в АТС системы.
3. Потеря мощности
Рассеиваемая мощность 100 мВт позволяет AD7846 низкой
мощности, высокой точности КСР на рынке.
Page 2
Параметр
J, версии
K, B Версии
Версия S
2
Единицы
Условия испытаний / Комментарии
Решение
16
16
16
Биты
Однополярного OUTPUT
V
REF-
= 0, V
OUT
= 0 В до +10 V
Относительная точность @ +25 ° C
± 12
± 4
± 16
LSB тип
1 LSB = 153 μ V
T
MIN
Т
MAX
± 16
± 8
± 16
LSB макс
Дифференциальная Ошибка Нелинейность
± 1
± 0,5
± 1
LSB макс
Все классы Гарантированная Монотонные
Ошибка усиления @ +25 ° C
± 12
± 6
± 12
LSB тип
V
OUT
Load = 10 M Ω
T
MIN
Т
MAX
± 16
± 16
± 24
LSB макс
Офсетная Ошибка при +25 ° C
± 12
± 6
± 12
LSB тип
T
MIN
Т
MAX
± 16
± 16
± 24
LSB макс
Усиление TC
3
± 2
± 2
± 2
FSR стр / мин / ° C тип
Офсетная TC
3
± 2
± 2
± 2
FSR стр / мин / ° C тип
Биполярные OUTPUT
V
REF-
= -5 V, V
OUT
= -10 В до +10 V
Относительная точность @ +25 ° C
± 6
± 2
± 6
LSB тип
1 LSB = 305 μ V
T
MIN
Т
MAX
± 8
± 4
± 8
LSB макс
Дифференциальная Ошибка Нелинейность
± 1
± 0,5
± 1
LSB макс
Все классы Гарантированная Монотонные
Ошибка усиления @ +25 ° C
± 6
± 4
± 6
LSB тип
V
OUT
Load = 10 M Ω
T
MIN
Т
MAX
± 16
± 16
± 16
LSB макс
Офсетная Ошибка при +25 ° C
± 6
± 4
± 6
LSB тип
V
OUT
Load = 10 M Ω
T
MIN
Т
MAX
± 16
± 12
± 16
LSB макс
Биполярное Zero Ошибка @ +25 ° C
± 6
± 4
± 6
LSB тип
T
MIN
Т
MAX
± 12
± 8
± 16
LSB макс
Усиление TC
3
± 2
± 2
± 2
FSR стр / мин / ° C тип
Офсетная TC
3
± 2
± 2
± 2
FSR стр / мин / ° C тип
Биполярное Zero TC
3
± 2
± 2
± 2
FSR стр / мин / ° C тип
Опорного сигнала
Входное сопротивление
20
20
20
А Ω мин
Сопротивление V
REF +
к V
REF-
40
40
40
А Ω макс
Обычно к 30 Ω
V
REF +
Диапазон
V
С.
+ 6 к
V
С.
+ 6 к
V
С.
+ 6 к
Вольт
V
DD
- 6
V
DD
- 6
V
DD
- 6
V
REF-
Диапазон
V
С.
+ 6 к
V
С.
+ 6 к
V
С.
+ 6 к
Вольт
V
DD
- 6
V
DD
- 6
V
DD
- 6
Выходные характеристики
Напряжение выходного Swing
V
С.
+ 4 к
V
С.
+ 4 к
V
С.
+ 4 к
V макс
V
DD
- 3
V
DD
- 3
V
DD
- 3
Резистивный нагрузки
2
2
3
А Ω мин
Для 0 V
Емкостной нагрузки
1000
1000
1000
пФ макс
Для 0 V
Выходное сопротивление
0,3
0,3
0,3
Ω тип
Ток короткого замыкания
± 25
± 25
± 25
мА тип
Для 0 V или любого источника питания
Цифровой вход
V
IH
(Вход высокого напряжения)
2,4
2,4
2,4
V мин
V
INL
(Вход низкого напряжения)
0,8
0,8
0,8
V макс
Я
В
(Входной ток)
± 10
± 10
± 10
μ макс
C
В
(Входной емкости)
3
10
10
10
пФ макс
Цифровые выходы
V
ПР
(Output низкого напряжения)
0,4
0,4
0,4
Вольт макс
Я
Для мойки
= 1,6 мА
V
Огайо
(Выход высокого напряжения)
4,0
4,0
4,0
Вольт мин
Я
ИСТОЧНИК
= 400 μ
Плавающая Утечка тока в открытом состоянии
± 10
± 10
± 10
μ макс
DB0-DB15 = 0 V
КС
Плавающие емкости состояния выхода
3
10
10
10
пФ макс
Требования к питанию
4< /span>
V
DD
11,4 / 15,75
11,4 / 15,75
11,4 / 15,75
V мин / макс V
V
С.
-11.4/-15.75
-11.4/-15.75
-11.4/-15.75
V мин / макс V
V
КС
4,75 / 5,25
4,75 / 5,25
4,75 / 5,25
V мин / макс V
Я
DD
5
5
5
мА макс
V
OUT
Разгрузка
Я
С.
5
5
5
мА макс
V
OUT
Разгрузка
Я
КС
1
1
1
мА макс
Питание Чувствительность
5
1,5
1,5
2
LSB / V макс
Потеря мощности
100
100
100
мВт тип
V
OUT
Разгрузка
ПРИМЕЧАНИЯ
1
Температурный диапазон следующим образом: J, K Versions: 0 ° C до +70 ° C, A, B Versions: -25 ° C до +85 ° C, S Version: -55 ° C до +125 ° C.
2
Минимальная нагрузка на S "Версия 3 к Ω.
3
Пример проверке на соответствие.
4
AD7846 является функциональным с источниками питания ± 12 В. См. Типичные Графики характеристик.
5
Чувствительность усиления Ошибка, Офсетная Ошибка биполярных и нулевой ошибкой для V
DD
, V
С.
варианты.
Технические характеристики могут изменяться без предварительного уведомления.
REV. D
-2 -
AD7846-ТЕХНИЧЕСКИЕ
1
(V
DD
= 14,25 15,75 V на V, V
С.
= -14,25 -15,75 V на V, V
КС
= 4,75 В до 5,25 В.
V
OUT
загружен 2 А, 1000 пФ до 0 V; V
REF +
= +5 V; R
В
подключен к 0 V. Все
характеристики T
MIN
Т
MAX
, Если не указано иное.)
Page 3
Предел
Предел
T
= 0 C до +70 C
Предел
Параметр
T
= +25 C
T
= -25 C до +85 C
T
= -55 C до +125 C
Единицы
Условия испытаний / Комментарии
т
1
40
40
50
нс мин
R / W для CS установки времени
т
2
150
160
190
нс мин
Длительность импульса CS (Напишите цикл)
т
3
40
40
50
нс мин
R / W для CS Hold время
т
4
110
110
120
нс мин
Время установки данных
т
5
0
0
0
нс мин
Время хранения данных
т
6
230
270
320
нс макс
Время доступа к данным
т
7
10
10
10
нс мин
Автобус отказаться от времени
80
90
90
нс макс
т
8
20
20
20
нс мин
CLR установки времени
т
9
150
150
150
нс мин
Длительность импульса CLR
т
10
0
0
0
нс мин
CLR Hold время
т
11
80
100
100
нс мин
Длительность импульса LDAC
т
12
240
280
330
нс мин
Длительность импульса CS (Прочитано цикла)
ПРИМЕЧАНИЯ
1
Сроки технические характеристики исследуемого образца при 25 ° C для обеспечения соблюдения. Все входные сигналы управления указаны с T
R
= Т
F
= 5 нс (10% до 90% от +5 V), приуроченной
от уровня напряжения 1,6 В.
2
т
6
измеряется с помощью цепей нагрузки на рис 1 и определяется как время, необходимое для вывода на крест 0,8 В или 2,4 В.
3
т
7
определяется как время, необходимое для вывода на изменения 0,5 V при загрузке со схемами на рис 2.
Технические характеристики могут изменяться без предварительного уведомления.
AD7846
REV. D
-3 -
T
=
T
=
Параметр
25 CT
MIN
Т
MAX
Единицы
Условия испытаний / Комментарии
Расселение время выходного
7
7
μ с макс
Чтобы 0,006% FSR. V
OUT
загружен. V
REF-
= 0 В.
9
9
μ с макс
До 0,003% FSR. V
OUT
загружен. V
REF-
= -5 В.
Цифро-аналоговые Glitch
Импульс
400
400
NV-сек тип
КСР поочередно загружены 10. . . 0000 и
01. . . 1111. V
OUT
выгружен.
AC проходные
0,5
0,5
мВ р-р тип
V
REF-
= 0, V
REF +
= 1 V RMS, 10 кГц синусоиды.
КСР загружены все 0s.
Цифровые проходные
10
10
NV-сек тип
КСР поочередно загружены все 1 и все 0s. CS антициклона.
Шум выходное напряжение
Плотность 1 кГц-100 кГц
50
50
нВ / √ Гц тип
Измеряется в V
OUT
. КСР загружены 0111011. . . 11.
V
REF +
= V
REF-
= 0 В.
Технические характеристики могут изменяться без предварительного уведомления.
Временные характеристики
(V
DD
= 14,25 15,75 V на V, V
С.
= -14,25 -15,75 V на V, V
КС
= 4,75 В до 5,25 В)
DATA
5V
т
1
т
3
т
1
т
3
т
2
т
12
т
4
т
5
т
6
т
7
Данные действительны
Данные действительны
т
8
т
9
т
10
т
9
т
8
т
9
т
10
т
11
LDAC
CLR
CS
R / W
0В
5V
0В
5V
0В
5V
0В
5V
0В
Рисунок 3. Временная диаграмма
Рисунок 2. Цепей нагрузки на автобусы отказаться от времени (Т
7
)
B. V
ПР
Высокий Z
А. V
Огайо
Высокий Z
B. Высокая Z в V
ПР
А. Высокая Z в V
Огайо
Рисунок 1. Цепей нагрузки за время доступа (T
6
)
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ AC
Эти показатели включены для разработки рекомендаций и не являются
при условии испытания. (V
REF +
= +5 V, V
DD
= 14,25 15,75 V на V, V
С.
= -14,25 V
до -15,75 V; V
КС
= 4,75 В до 5,25 В; R
В
подключен к 0 V.)
ДБН
3k
100pF
DGND
ДБН
100pF
3k
DGND
5V
ДБН
3k
10pF
DGND
ДБН
10pF
3k
DGND
5V
Page 4
REV. D
-4 -
AD7846
ЗАКАЗ путешествий
Модель
Диапазон температур
Относительная точность
Пакет Описание
Пакет Функции
AD7846JN
0 ° С до +70 ° C
± 16 LSB
Пластиковые DIP
N-28A
AD7846KN
0 ° С до +70 ° C
± 8 LSB
Пластиковые DIP
N-28A
AD7846JP
0 ° С до +70 ° C
± 16 LSB
Пластиковые этилированного Перевозчик Chip (PLCC)
P-28A
AD7846KP
0 ° С до +70 ° C
± 8 LSB
Пластиковые этилированного Перевозчик Chip (PLCC)
P-28A
AD7846AQ
-25 ° С до +85 ° C
± 16 LSB
Керамические DIP
Q-28
AD7846BQ
-25 ° С до +85 ° C
± 8 LSB
Керамические DIP
Q-28
AD7846SQ/883B
-55 ° С до +125 ° C
± 16 LSB
Керамические DIP
Q-28
AD7846SE/883B
-55 ° С до +125 ° C
± 16 LSB
Бессвинцовой Керамические Перевозчик Chip (LCCC)
E-28A
Максимальная нагрузка ABSOLUTE
1
V
DD
в DGND. . . . . . . . . . . . . . . . . . . . . . . . . -0,4 В до +17 V
V
КС
в DGND
2
. . . . . . . . . . . . . . -0,4, V
DD
+ 0,4 V или V +7
(В зависимости от Нижнего)
V
С.
в DGND. . . . . . . . . . . . . . . . . . . . . . . . . 0,4 В до -17 V
V
REF +
в DGND. . . . . . . . . . . . . . . . V
DD
+ 0,4 V, V
С.
- 0,4 V
V
REF-
в DGND. . . . . . . . . . . . . . . . V
DD
+ 0,4 V, V
С.
- 0,4 V
V
OUT
в DGND. . . . . . . . . V
DD
+ 0,4 V, V
С.
- 0,4 В или ± 10 V
(В зависимости от Нижнего)
R
В
в DGND. . . . . . . . . . . . . . . . . . V
DD
+ 0,4 V, V
С.
- 0,4 V
Цифровые Входное напряжение DGND. . . . . . -0,4 В до V
КС
+ 0,4 V
Цифровой выход напряжения в DGND. . . . . -0,4 В до V
КС
+ 0,4 V
Тепловыделение (Любой пакет)
Для +75 ° C. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1000 мВт
Derates выше +75 ° C. . . . . . . . . . . . . . . . . . . . . 10 мВт / ° C
Диапазон рабочих температур
К версии J. . . . . . . . . . . . . . . . . . . . . . . . . 0 ° С до +70 ° C
, Версий B. . . . . . . . . . . . . . . . . . . . . . . -25 ° С до +85 ° C
S версия. . . . . . . . . . . . . . . . . . . . . . . . . -55 ° С до +125 ° C
Диапазон температуры хранения. . . . . . . . . . . . -65 ° С до +150 ° C
Ведущие температура (пайка). . . . . . . . . . . . . . . . . . +300 ° C
ПРИМЕЧАНИЯ
1
Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к вечной
Нент к повреждению устройства. Это стресс рейтинг только; Функциональные возможности
устройство на таких или любых других указанных выше условий, указанных в оперативной
разделах данной спецификации не подразумевается. Воздействие абсолютной максимально допустимая
условиях в течение длительного периода может повлиять на устройство надежности. Только один Абсолютная
Максимальный рейтинг может быть применена на любой момент времени.
2
V
КС
не должна превышать V
DD
более чем на 0,4 В. Если это возможно, чтобы это произошло
во время включения последовательности питания, схеме защиты диод
обеспечить защиту.
AD7846
HP5082-2811
V
DD
V
КС
V
DD
V
КС
IN4148
Рисунок 4.
3
V
OUT
может быть замкнут на DGND, V
DD
, V
С.
, V
КС
при условии, что мощность потерь
пакета не был превышен.
ВНИМАНИЕ!
ОУР (электростатический разряд), чувствительные устройства. Цифровых входов контроля диода в защищенных условиях;
Однако постоянное повреждение может возникнуть на не связанных устройств при условии высокой энергии электро-
статических полей. Неиспользуемые устройства должны храниться в проводящей пеной или шунтов. Защитной пеной
должен быть освобожден до места назначения сети перед устройства будут удалены.
ТЕРМИНОЛОГИЯ
Младший бит
Это аналоговый взвешивания 1 бит цифрового слова в ЦАП.
Для AD7846, 1 LSB = (V
REF +
- V
REF-
) / 2
16
.
Относительная точность
Относительная точность или конечной точки нелинейности является мерой
Максимальное отклонение от прямой, проходящей через конечные
точек функции передачи ЦАП. Он измеряется после укажите-
ING как для конечных точек (например, офсетной и получить ошибки корректируются
выход) и, как правило, выражается в младший бит или
процент полномасштабного диапазона.
Дифференциальная нелинейность
Дифференциальная нелинейность разница между измеренным
изменения и идеальное изменение между любыми двумя соседними кодами.
указанной нелинейности дифференциальных ± 1 LSB над операционной
диапазон температур обеспечивает монотонности.
Ошибка усиления
Усиление ошибка является мерой ошибки на выходе между идеальным
КСР и фактическим объемом производства устройство со всеми 1s загружается после зачета
ошибка была отрегулировать. Усиление ошибка регулируемые к улю
с внешним потенциометром.
Офсетная ошибке
Это ошибка, присутствующих на устройство вывода со всеми 0s загружается
в КСР. Это связано с оп вход усилителя напряжения смещения и смещения
тока и утечек КСР тока.
Биполярное нулевой ошибкой
Когда AD7846 подключен для биполярного производства и 10. . . 000
загружается в КСР, отклонение от аналогового выхода
идеальное midscale 0 В называется биполярным ноль.
Цифро-аналоговые Glitch Импульс
Это количество заряда инжектированных из цифровых входов
аналоговый выход при изменении состояния входов. Как правило, это
, указанный в качестве области сбой в любом PA-сек или NV-сек
в зависимости от того сбой определяется как текущий или
напряжения.
Умножая проходные ошибках
Это переменного ошибка, связанная с емкостным проходных от одной из
V
REF
терминалы для V
OUT
когда ЦАП загружены все 0s.
Цифровые проходные
Когда КСР не выбран (например, CS является высоко поднятой), высокая частота
частота логики деятельность по цифровой входов с емкостной связью
с помощью устройства, чтобы показать, как шум от V
OUT
PIN-код. Это
шум цифровой проходной.
ВНИМАНИЕ!
ОУР SENSITIVE УСТРОЙСТВО
Page 5
AD7846
REV. D
-5 -
PIN Описание функций
Штифт
Мнемонический
Описание
1-3
DB2-DB0
Данных ввода / вывода. DB0 является LSB.
4
V
DD
Позитивные питания для аналоговых схем. Это
+15 V номинала.
5
V
OUT
ЦАП выходное напряжение булавка.
6
R
В
Материалы для подведения сопротивление ЦАП
усилителя. Это используется, чтобы выбрать выходной
диапазонов напряжения. См. Таблицу I.
7
V
REF +
V
REF +
Вход. ЦАП, указанный для V
REF +
= +5 В.
8
V
REF-
V
REF-
Вход. Для однополярного операции кон-
подключите V
REF-
до 0 V и биполярные операции
подключите его к -5 В. устройства указан
для обоих условиях.
9
V
С.
Отрицательные питания для аналоговых схем.
Это -15 V номинала.
10-19 DB15-DB6
Данных ввода / вывода. DB15 является MSB.
20
DGND
Вывод заземления для цифровых схем.
21
V
КС
По итивные питания для цифровых схем. Это
+5 V номинала.
22
R / W
R / W ввода. Это может быть использовано для загрузки данных
ЦАП или читать назад КСР защелки
содержание.
23
CS
Chip выбора входа. Выбирает устройство.
24
CLR
Открытый вход. КСР могут быть устранены в
000. . . 000 или 100. . . 000. См. Таблица II.
25
LDAC
Асинхронный ввод нагрузку на ЦАП.
26-28 DB5-DB3
Данных ввода / вывода.
Таблица I. выходное напряжение Диапазоны
Выходной диапазон
V
REF +
V
REF-
R
В
0 В до +5 V
+5 V
0 V
V
OUT
0 В до +10 V
+5 V
0 V
0 V
+5 V до -5 V
+5 V
-5 V
V
OUT
+5 V до -5 V
+5 V
0 V
+5 V
+10 До -10 V V
+5 V
-5 V
0 V
PIN КОНФИГУРАЦИИ
DIP
TOP VIEW
(Не в масштабе)
28
27
26
25
24
23
22
21
20
19
18
17
16
15
1
2
3
4
5
6
7
8
9
10
11
12
13
14
AD7846
DB11
DB12
DB13
DB14
DB15
V
С.
V
REF-
DB2
DB1
DB0
V
DD
V
REF +
R
В
V
OUT
DB10
DB9
DB8
DB7
DB6
DGND
DB3
DB4
DB5
LDAC
R / W
CS
CLR
V
КС
LCCC
TOP VIEW
(Не в масштабе)
28 27
1
2
3
4
26
25
21
22
23
24
19
20
5
6
7
8
9
10
11
12 13 14 15 16 17 18
AD7846
V
OUT
R
В
V
REF +
V
REF-
V
С.
DB15
DB14
LDAC
CLR
CS
R / W
V
КС
DGND
DB6
V
DD
DB0
DB1
DB2
DB3
DB4
DB5
DB13
DB12
DB11
DB10
DB9
DB8
DB7
PLCC
25
24
23
22
21
20
19
5
6
7
8
9
10
11
4 3 2 1
28 27 26
PIN 1
IDENTIFIER
TOP VIEW
(Не в масштабе)
12 13
14
15
16
17
18
LDAC
CLR
CS
R / W
DGND
DB6
V
OUT
R
В
V
REF +
V
REF-
V
С.
DB15
DB14
V
DD
DB0
DB1
DB2
DB3
DB4
DB5
DB13
DB12
DB11
DB10
DB9
DB8
DB7
AD7846
V
КС
Page 6
REV. D
-6 -
AD7846-типичные кривые эффективности
Периодичность - Гц
V
OUT
- V стр.
30
0
10
1
10
2
10
3
10
4
10
5
10
6
10
7
20
10
V
DD
= +15 V
V
С.
=-15V
V
REF +
= 5В SINE WAVE
V
REF-
= 0В
GAIN = 2
Рисунок 7. Большая частота сигнала
Ответ
DATA
Glitch
LDAC
Рисунок 10. Цифро-аналоговые Glitch
Импульс с внутренней Deglitcher
(10... 000 до 011... 111 переходного периода)
REF 2,24 V
10 дБ / DIV РАССТОЯНИЯ 3,98 V
СНВ 100,0 Гц
RBW 3 Гц, 10 Гц ФБВ
МАРКЕР 442,0 Гц
1,70 V
STOP 2000.0Hz
ST 422 SEC
Рисунок 13. Спектрального отклика
Цифровая Построенный волны синуса
V
DD
/ V
С.
- Вольт
DNL - LSBs
0
11
12
13
14
15
T
= +25 C
V
REF +
= +5 V
V
REF-
= 0В
GAIN = +1
0,2
1,0
16
0,4
0,6
0,8
Рисунок 15. Типичные монотонности против V
DD
/ V
С.
Периодичность - Гц
V
OUT
- М. В. С.
0
10
2
2
10
3
10
4
10
5
10
6
4
6
8
V
DD
= +15 V
V
С.
=-15V
V
REF +
= +1 Vrms
V
REF-
= 0В
Рисунок 6. AC проходные против
Частота
DATA
Glitch
Рисунок 9. Цифро-аналоговые Glitch
Импульс без внутреннего Deglitcher
(10... 000 до 011... 111 переходного периода)
V
REF +
, 50 мВ
V
OUT
, 100 мВ
Рисунок 12. Импульсный отклик
(Малый сигнал)
Рисунок 5. AC проходные. V
REF +
=
1 V RMS, 10 кГц, синус волна
Периодичность - Гц
Спектральной плотности шума - нВ /
Гц
0
10
2
100
10
3
10
4
10
5
10
6
V
REF +
= V
REF-
= 0В
GAIN = +1
КСР загружены все 1s
200
300
400
500
Рисунок 8. Спектральной плотности шума
V
REF +
, 5V
V
OUT
, 10В
Рисунок 11. Импульсный отклик
(Большой сигнала)
V
DD
/ V
С.
- Вольт
INL - LSBs
0,5
11
1,0
12
13
14
15
T
= +25 C
V
REF +
= +5 V
V
REF-
= 0В
GAIN = +1
1,5
2,0
2,5
3,0
3,5
4,0
16
Рисунок 14. Типичные Линейность против V
DD
/ V
С.
Page 7
AD7846
REV. D
-7 -
Описание схемы
Цифровой участок
На рисунке 16 показана цифровой логики управления и встроенным данных
фиксаторы в AD7846. Таблица II является ассоциированным таблицы истинности.
D / A конвертер имеет две защелки, которые находятся под контролем 4
сигналы: CS, R / W, LDAC и CLR. Ввод защелки кон-
подключены к шине данных (DB15-DB0). Слово записывается
ввод защелки путем CS с низким и R / W низком уровне. Содержание
ввод защелки могут быть прочитаны назад путем CS с низким и R / W
высока. Эта функция называется "readback" и используется в системе
диагностических процедур и калибровки.
R / W
CLR
CS
DB15
DB0
16
16
16
КСР
DB15 RST
DB15 SET
DB14-DB0
RST
3-STATE I / O
LATCH
DB15-DB0
Задвижки
LDAC
Рисунок 16. Входной контроль логики
Таблица II. Логическое управление таблицы истинности
CS
R / Вт LDAC функции CLR
1
X
X
X
3-State КСР I / O защелки в высокотемпературных
Z государства
0
0
X
X
КСР I / O с защелкой загружено
DB15-DB0
0
1
X
X
Содержание КСР I / O защелкой
Доступные на DB15-DB0
X
X
0
1
Содержание КСР I / O защелкой
Переведен в КСР защелкой
X
0
X
0
ЦАП с защелкой загружено
000. . . 000
X
1
X
0
ЦАП с защелкой загружено
100. . . 000
Данные передаются от входа защелку замок с КСР
строб LDAC. Эквивалентной аналоговой значение КСР
защелки содержание появляется на выходе ЦАП. PIN-код CLR сброс
КСР защелки содержимое 000. . . 000 или 100. . . 000, зависят-
мости от состояния R / W. Дать CLR нагрузки 000. . . 000 и
чтение CLR нагрузки 100. . . 000. Чтобы сбросить КСР 0 V в
однополярной системы, пользователь должен осуществлять CLR в то время как R / W очень низка;
для сброса в 0 V в биполярной системе осуществлять CLR в то время как R / W
является высокой.
D / A конвертация
На рисунке 17 показано D / A разделе AD7846. Есть
3 ЦАП, каждый из которых имеют свои собственные усилители буфера.
DAC1 и DAC2 являются 4-битный ЦАП. Они делят 16-резистор
строку, но имеют свои собственные аналоговых мультиплексоров. Напряжение Приведи
ENCE применяется для резистора строки. DAC3 представляет собой 12-разрядный напряжения
Режим ЦАП с собственным стадии производства.
MSB, 4 из 16-битный цифровой код диска DAC1 и DAC2
в то время как 12 LSBs управления DAC3. Использование DAC1 и DAC2,
MSB, выберите парой соседних узлов на строку резистор
присутствующим, что напряжение на положительные и отр цательные вклады
DAC3. Это ЦАП интерполирует между этими двумя напряжениями в
производство аналогового выходного напряжения.
S1
V
REF +
V
REF-
DAC1
DB15-DB12
DB15-DB12
ЧАСТЬ 1
ЭТАП 16
S3
S15
S17
S16
S14
S4
S2
DAC2
DAC3
12 разрядный ЦАП
DB11-DB0
R
R
V
OUT
R
В
A3
A2
A1
Рисунок 17. D / A конвертация
Page 8
REV. D
-8 -
AD7846
Для предотвращения немонотонность в КСР за смещения усилителя
напряжений, DAC1 и DAC2 "чехарду" вдоль резистора строки.
Например, при переключении с 1 на сегмент Сегмент 2,
DAC1 переключателей в нижней части сегмента 1 на вершину
Сегмент 2 а DAC2 остаются соединенными в верхней части сегмента
1. Код движущей DAC3 автоматически дополняется до
компенсации инверсии входов. Это означает, что любой
линейность эффекты, связанные с усилителем напряжения смещения остаются не-
изменяется при переходе от одного этапа к другому и
16-битный монотонности обеспечивается, если DAC3 монотонна. Таким образом,< /nobr>
12-разрядный резистор согласования в DAC3 гарантии общей 16-разрядной
монотонности. Это гораздо более реальным, чем 16-бит
соответствие которых обычные R-2R структура будет иметь
необходимо.
Выходной каскад
Выходной каскад AD7846 показана на рисунке 18. Это
способно довести к Ω 2 / 1000 пФ нагрузки. Она также имеет резистор
обратная связь сеть, которая позволяет пользователю настроить его для получения прибыли
один или два. Таблице приведены различные выходной диапазоны, которые
это возможно.
Дополнительной функцией является то, что выходной буфер настроен как
отслеживать и удерживайте усилителя. Хотя обычно прослеживая его ввода,
усилитель находится в ждущем режиме около 2,5 μ с
после фронта LDAC. Это краткое государство держит КСР
выход на своей предыдущей напряжения в то время как AD7846 внутренне
меняется на новое значение. Таким образом, любое глюки, которые происходят в
переходном этапе, не видели на выходе. В системах, где
LDAC привязан на неизменно низком уровне, deglitching не будут
операции. Цифры 9 и 10 показаны результаты AD7846
без учета и с deglitcher.
C1
LDAC
V
OUT
R
В
DAC3
ONE
SHOT
10k
10k
Рисунок 18. Выходной каскад
Однополярного бинарная операция
Рисунок 19 показывает, AD7846 в однополярном бинарной схемы
конфигурации. КСР обусловлена AD586, +5 V "Приведи
ция. Так как R
В
связана с 0 V, мощность усилителя усиления
2 и вывод диапазоне от 0 В до +10 V. Если V 0 до +5 V диапазон
требуется, R
В
должны быть связаны с V
OUT
, Настройка выходной
почву для усиления 1. Таблица III дает кодовая таблица для цепи
рис 19.
R
В
V
OUT
DGND
15 V
+5 V
V
КС
V
DD
V
REF +
V
REF-
R1
10k
C1
1 F
SIGNAL
ЗЕМЛЕ
-15V
* Дополнительные PINS
Опущены для ясности
AD7846 *
AD586
V
OUT
(0 В до +10 V)
V
С.
4
Рисунок 19. Однополярный бинарной операции
Таблица III. Таблица кодов для рис 19
Двоичное число
Аналоговый вывод
в КСР защелкой
(V
OUT
)
MSB
LSB
1111 1111 1111 1111
10 (65535/65536) V
1000 0000 0000 0000
10 (32768/65536) V
0000 0000 0000 0001
+10 (1 / 65536) V
0000 0000 0000 0000
0 V
ПРИМЕЧАНИЕ
1 LSB = 10 V / 2
16
= 10 = 152 V/65536 μ В.
Офсетная и получить может быть скорректирован на рисунке 19 в следующем:
регулировать смещение, отключите V
REF-
вход с 0 V, нагрузки
КСР все 0s и настроить V
REF-
напряжения до V
OUT
= 0 В.
Для усиления перестройки, AD7846 должны быть загружены со всеми 1s
R1 и скорректирована до V
OUT
= 10 (65535) / (65 536) = 9,999847 В.
Если простой делитель резистор используется для изменения V
REF-
напряжение, то
важно, что температурные коэффициенты этих резисторов
совпадало с входным сопротивлением DAC (-300 стр / мин / ° C). Другой-
мудрым, за дополнительную плату компенсировать ошибки будут введены более температуры.
Многие схемы не будет требовать, чтобы эти смещения и получить компенсации.
В этих схемах, R1 может быть опущен. Pin 5 AD586 может быть
остается открытым контуром и Pin 8 (V
REF-
) От AD7846 связаны с 0 В.
Page 9
AD7846
REV. D
-9 -
Биполярные ОПЕРАЦИИ
Показано на рисунке 20 AD7846 создан при ± 10 V биполярного опера-
Тион. AD588 обеспечивает точность ± 5 отслеживания результатов V
которые подаются на V
REF +
и V
REF-
входов AD7846.
Кодовая таблица для рис 20 показано в таблице IV.
Таблица IV. Офсетная двоичный код таблицы на рис 20
Двоичное число
Аналоговый вывод
в КСР защелкой
(V
OUT
)
MSB
LSB
1111 1111 1111 1111
10 (32767/32768) V
1000 0000 0000 0001
+10 (1 / 32768) V
1000 0000 0000 0000
0 V
0111 1111 1111 1111
-10 (1 / 32768) V
0000 0000 0000 0000
-10 (32768/32768) V
ПРИМЕЧАНИЕ
1 LSB = 10 V / 2
15
= 10 = 305 V/32768 μ В.
Полный масштаб и биполярного нуля предоставляются различные
усиления, баланс на AD588. R2 изменяется прибыль по
AD588 а R3 регулирует +5 V и V -5 мероприятия вместе
по отношению к земле.
Для биполярных нуля на AD7846, нагрузка ЦАП с
100. . . 000 и настроить R3 до V
OUT
= 0 В. Полный масштаб ад-
строено путем загрузки КСР со всеми 1s и корректировки до R2
V
OUT
= 9.999694 В.
Когда биполярного нуля и полномасштабная настройка не требуется, R2
R3 и может быть опущен, Pin 12 на AD588 следует кон-
подключены к Pin 11 и Pin 5 следует оставить на плаву. Если пользователь
хочет +5 V выход диапазон, Есть два варианта. Связывая Pin
6 (R
В
) От AD7846 для V
OUT
(Pin 5), этап получить выход
сводится к единице, а диапазон мощности составляет ± 5 В. Если бы только положительные
+5 V справкой, биполярные ± 5 V операции еще возмож-
Сибл. Галстук V
REF-
до 0 V и подключить R
В
к V
REF +
. Это также будет
дать ± 5 V выходной диапазон. Тем не менее, линейность, усиление и
компенсированы характеристики ошибка будет такой же, как однополярный 0 до V
+5 V диапазона.
Другие выходное напряжение Диапазоны
В некоторых случаях пользователям может потребоваться выходного напряжения диапазон других
чем уже говорилось. Одним из примеров является систем
необходимо выходное напряжение быть целым числом милливольт (т. е.
1 мВ, 2 мВ и т.д.). Если AD689 (8,192 V ссылку) используется
с AD7846 как показано на рисунке 21, то размер LSB является μ 125 В.
Это позволяет программе целом значения милливольт на
Выход. Таблица V показывает, кодовая таблица для Рисунок 21.
R
В
V
OUT
DGND
15 V
+5 V
V
КС
V
DD
V
REF +
V
REF-
Сигнальная земля
-15V
* Дополнительные PINS
Опущены для ясности
AD7846 *
AD689
V
OUT
(0 В К 8.192V)
V
С.
Рисунок 21. Однополярный выход с AD689
Таблица V Кодекса таблице к рисунку 21
Двоичное число
Аналоговый вывод
в КСР защелкой
(V
OUT
)
MSB
LSB
1111 1111 1111 1111
8,192 V (65535/65536) = 8,1919 V
1000 0000 0000 0000
8,192 V (32768/65536) = 4,096 V
0000 0000 0000 1000
8,192 V (8 / 65536) = 0,001 V
0000 0000 0000 0100
8,192 V (4 / 65536) = 0,0005 V
0000 0000 0000 0010
8,192 V (2 / 65536) = 0,00025 V
0000 0000 0000 0001
8,192 V (1 / 65536) = 0,000125 V
ПРИМЕЧАНИЕ
1 LSB = 8,192 V / 2
L6
= 125 μ В.
Умножая операции
AD7846 является полноправным умножения КСР. Чтобы получить четыре квадранта
умножения, галстук V
REF-
до 0 V, применяются переменного вклад V
REF +
и
галстук R
В
к V
REF +
. Рисунок 7 показывает большой частоты сигнала
Ответ, когда ЦАП используется подобным образом.
R
В
V
OUT
DGND
15 V
+5 V
V
КС
V
DD
V
REF +
V
REF-
R2
10k
C1
1 F
SIGNAL
ЗЕМЛЕ
-15V
* Дополнительные PINS
Опущены для ясности
AD7846 *
AD588
V
OUT
(-10В до +10 V)
V
С.
15 V
-15V
R3
100K
R1
39K
15 V
4
Рисунок 20. Биполярное ± 10 V Операции
Page 10
REV. D
-10 -
AD7846
Тестового приложения
На рисунке 22 показан AD7846 в автоматическом тестовое оборудование
применения. Readback особенностью AD7846 является весьма полезным
в этих системах. Это позволяет разработчику устранить призрак
память используется для хранения содержимого КСР и увеличивает производительность системы
надежности с фантомным памяти в настоящее время фактически на чипе
с КСР. Readback функция используется в следующих
образом контролировать передачу данных. Во-первых, написать желаемых 16-разрядных
слово на вход ЦАП защелки помощью CS и R / W ресурсов.
Убедитесь, что правильные данные были получены путем чтения назад
защелки содержание. Теперь, передача данных может быть завершена к
в результате чего управления асинхронными LDAC линии низком уровне. Аналоговых
эквивалент цифровой слово теперь появляется на выходе ЦАП.
На рисунке 22, каждый штифт на испытываемый прибор может быть
ввода или вывода. AD345 является контактный драйверов для цифровых
материалов и AD9687 является приемник для цифрового выхода.
Цифровая схема контроля определяет сроки и сигнал
формате.
ЦАП 1 и 2 набора PIN-код драйвера уровней напряжения (V
H
и V
L
), А также
ЦАП 3 и 4, установленных уровней напряжения приемника. PIN-код драйверов
АТС, используемых в системах обычно нелинейности между
вход и выход. 16-битное разрешение на AD7846 позволяет
компенсации за эти вход / выход нелинейности. Постоянного тока
параметрика показано на рисунке 22, измерить напряжение на
Устройство штифт и кормить этого вернуться к системе процессора. PIN-код
Напряжение Таким образом, можно доработать, увеличив или декремента
ЦАП 1 и 2 в соответствии с системой управления процессором.
AD7846
DAC1
R
В
V
OUT
DGND
V
REF +
V
REF-
DB0
DB15
-15V
AD588
V
H
AD7846
DAC2
R
В
V
OUT
DGND
V
REF +
V
REF-
DB0
DB15
AD7846
DAC3
R
В
V
OUT
DGND
V
REF +
V
REF-
DB0
DB15
AD7846
DAC4
R
В
V
OUT
DGND
V
REF +
V
REF-
DB0
DB15
СРАВНИТЬ DATA
И НЕ
CARE DATA
ПЕРИОД
ПОКОЛЕНИЕ
И ЗАДЕРЖКА
DUT
Formatter
D
D
INH
INH
V
L
AD345
СРАВНИТЬ
РЕГИСТРАЦИЯ
AD9687
DC параметрика
15 V
R1
39K
Сохраненные данные
И ингибируют
СХЕМА
Рисунок 22. Цифровой тест-система с 16-разрядных вычислений
Page 11
AD7846
REV. D
-11 -
Измерения положения ПРИМЕНЕНИЕ
Рисунок 23 показывает, AD7846 в состоянии измерения применений-
катионов использованием LVDT (линейный переменным Транс-
изводитель), AD630 синхронного демодулятора и компаратора
чтобы 16-разрядные LVDT-цифровой преобразователь. LVDT является
возбужденных с фиксированной частотой и фиксированной амплитуды волны синуса
(Как правило, 2,5 кГц, 2 V р-р). Результаты вторичной обмотки
находятся в противофазе, и их относительной амплитуды зависит от
положение в основных LVDT. AD7846 выход интерполяции-
ет между этими двумя входами в ответ на вход ЦАП
код. AD630 настроен так, что она исправляет выходе ЦАП
сигнала. Таким образом, если выход ЦАП в фазе
V
REF +
вход, инвертирующий вход для компаратора будет поло-
Tive, и если он находится в фазе V
REF-,
вывод будет отрицательным.
При повороте на каждый бит ЦАП подряд, начиная с
MSB, и решил оставить его или выключить его основе
компаратора производства, 16-битный измерения основных позиции
получены.
AD7846 *
LVDT
R
В
V
OUT
DGND
V
REF +
V
REF-
DB0
DB15
R1
100K
C1
1 F
Процессор обработки данных BUS
SIGNAL
ЗЕМЛЕ
К
PROCESSOR ПОРТ
* Д полнительные PINS
Опущены для ясности
- (1-х) ASIN т
ASIN х т
ASIN т
AD630 *
Рисунок 23. AD7846 в положении Применение измерения
Микропроцессорная взаимодействия
AD7846 до 8086 Интерфейс
На рисунке 24 показана 8086 16-битный процессор сопряжения с
AD7846. Двойная функция буферизации КСР не используется
в данной схеме с LDAC постоянно привязан к 0 В. Д. 0 -
AD15 (16-битная шина данных) подключены к шине данных КСР
(DB0-DB15). 16-разрядное слово записывается в КСР в 1
MOV инструкции и аналоговый выход реагирует немедленно.
В этом примере адрес ЦАП D000H.
AD7846 *
+5 V
DATA BUS
* LINEAR схемы
Опущены для ясности
CS
LDAC
CLR
R / W
DB0-DB15
16-BIT
LATCH
8086
ALE
DEN
RD
WR
AD0-AD15
ОБРАЩЕНИЕ
DECODE
АДРЕС BUS
Рисунок 24. AD7846 до 8086 Интерфейс цепь
В многочисленных системы ЦАП двойной буферизации AD7846
позволяет пользователю одновременно обновить все ЦАП. На рис
25, 16-битное слово загружается на входные задвижки каждого из
ЦАП в определенной последовательности. Затем, с одной инструкцией на соответствую-
ел адрес, CS4 (т. е. LDAC) является унижены обновление всех
ЦАП одновременно.
AD7846 *
CS
< span onmouseover="_tipon(this)" onmouseout="_tipoff()"> LDAC
CLR
R / W
DB0-DB15
+5 V
DATA BUS
* LINEAR схемы
Опущены для ясности
16-BIT
LATCH
8086
ALE
DEN
RD
WR
AD0-AD15
ОБРАЩЕНИЕ
DECODE
АДРЕС BUS
AD7846 *
CS
LDAC
CLR
R / W
DB0-DB15
+5 V
AD7846 *
CS
LDAC
CLR
R / W
DB0-DB15
+5 V
Рисунок 25. AD7846 до 8086 Интерфейс: Несколько систему КСР
Page 12
REV. D
-12 -
AD7846
AD7846 к MC68000 интерфейс
Взаимодействие между AD7846 и MC68000 сопровожда-
plished по схеме на рис 26. После обычных
записывает данные в КСР защелки и затем выводит данные через
КСР защелки.
1000
MOVE.W # W, D0
Желаемых данных в рамках КСР, W,
загружается в данных Регис-
тер 0. W может быть любым значением
от 0 до 65535
(В десятичной системе), или 0 и FFFF
(Шестнадцатеричное).
MOVE.W D0, $ E000 данных, W, передается
между D0 и КСР
зарегистрироваться.
MOVE.W # 228, D7
Управление возвращается к
TRAP
# 14
Системный монитор использования
эти две инструкции.
AD7846 *
+5 V
DATA BUS
* LINEAR схемы
Опущены для ясности
CS
LDAC
CLR
R / W
DB0-DB15
MC68000
DS
DTACK
R / W
A1-A23
ОБРАЩЕНИЕ
DECODE
АДРЕС BUS
D0-D15
Рисунок 26. AD7846 к MC68000 интерфейс
DIGITAL проходные
В предыдущей конфигурации интерфейс, большинство цифровых входов
AD7846 непосредственно связаны с микропроцессором автобус.
Даже тогда, когда устройство не используется, эти материалы будут кон-
тоянно меняется. Высокая активность логики частоты шины
можно кормить через емкость пакета КСР, чтобы показать, как
шума на аналоговый выход. Чтобы минимизировать этот цифровой канал-
через изоляцию ЦАП от источника шума. Рисунок 27 показывает,
Интерфейс схему, которая изолирует ЦАП от автобуса.
AD7846 *
+5 V
DATA BUS
* LINEAR схемы
Опущены для ясности
CS
LDAC
CLR
DB0-DB15
MICRO-
PROCESSOR
A1-A15
ОБРАЩЕНИЕ
DECODE
АДРЕС BUS
D0-D15
R / W
R / W
2
74LS245
B BUS BUS
DIR
G
Рисунок 27. AD7846 интерфейса цепь Использование Защелки для мини-
Майз Цифровые проходные
Обратите внимание, что воспользоваться readback особенность AD7846 использованием
изоляции техники на рис 27, защелка должна быть
двунаправленную.
ПРИМЕНЕНИЕ СОВЕТЫ
Шум
В больших системах резолюции, шум часто лимитирующим фактором.
С 10 вольт службы, 16-бит LSB является 152 μ V (-96 дБ). Таким образом,
шума должен оставаться ниже -96 дБ в диапазоне частот
интерес. Рисунок 8 показывает спектральной плотности шума на AD7846.
Заземление
А также шум, другие главным аргументом при высокой разрешением
КСР системы Тион является обоснование. С размером LSB из 152 μ V
и токе нагрузки 5 мА, 1 LSB ошибки могут быть введены
путем последовательного сопротивления всего 0,03 Ω.
Рисунок 28 ниже показано, рекомендовано заземление для AD7846
в обычных приложений.
ANALOG ПИТАНИЯ
DIGITAL ПИТАНИЯ
+15 V 0В-15V
+5 V DGND
SIGNAL
ЗЕМЛЕ
AD7846 *
AD588 *
R1
R4
R
L
V
OUT
(+5 V TO-5V)
R2
R3
R5
* Дополнительные PINS
Опущены для ясности
Рисунок 28. AD7846 заземления
R1-R5 являются свинец и отслеживать сопротивлений на печатной
плат. R1 имеет сопротивление между Analog державой
Поставка землю и сигнал Ground. Поскольку ток, протекающий в
R1 является очень низким (ток смещения в смысле усилитель AD588),
Влияние R1 можно пренебречь. R2 и R3 представляют собой композицию сопротивления
между AD588 мероприятий и ссылкой входов AD7846.
Из-за силы и смысл выхода на AD588, эти
сопротивления будет также иметь незначительное влияние на точность.
R4 это сопротивление между выходом ЦАП и нагрузки. Если
R
L
постоянна, то R4 будет ввести получить ошибку лишь то,
можно обрезать в калибровке цикла. R5 является сопротивление
между нагрузкой и аналоговых общего. Если напряжение на выходе
ощущается на нагрузке, R5 представит дальнейшего усиления ошибки
которые могут быть обрезаны из. Если, с другой стороны, выход
Напряжение почувствовал на поставку аналогового общего, R5 выглядит как
часть нагрузки и, следовательно, не вносит ошибок.
Page 13
AD7846
REV. D
-13 -
Печатных плат схемную
Рисунок 29 показывает, AD7846 в типичных приложений с
AD588 ведения производства аналоговый выход напряжения
± 10 вольт диапазона. Полный масштаб и биполярного нуля являются
предоставляемый потенциометров R2 и R3. Защелки (2 × 74LS245)
выделить КСР цифровых входов от активной микропроцессор
шины и свести к минимуму цифровой проходной.
Печатных плат схемную к рисунку 29 на рис-
Ерс 30 и 31. Рисунок 30 является компонентом макет сторону, а
Рисунок 31 является стороной макет припой. Компонент наложения
показано на рисунке 32.
В макет, общие принципы заземления приведены на рис
28 следуют. AD588 и AD7846 являются как можно ближе возмож-
Сибл и развязки конденсаторы они также постоянно, как
рядом с устройством булавки насколько это возможно.
2
3
5
6
7
8
9
4
18
17
15
14
13
12
11
16
10
1 19
20
V
OUT
(+10 V К-10В)
2
3
5
6
7
8
9
4
18
17
15
14
13
12
11
16
10
1 19
20
C4/A4
C5/A5
C6/A6
C7/A7
C8/A8
C9/A9
C10/A10
C11/A11
C12/A1 2
C13/A13
C14/A14
C15/A15
C16/A16
C17/A17
C18/A18
C19/A19
C20/A20
C21/A21
C22/A22
C23/A23
C32/A32
C31/A31
DB15
DB14
DB13
DB12
DB11
DB10
DB9
DB8
DB7
DB6
DB5
DB4
DB3
DB2
DB1
DB0
LDAC
CLR
CS
R / W
V
OUT
R
В
V
С.
V
REF-
V
REF +
AD7846
J1
74LS245
74LS245
AD588
DGND
R2
100K
C1
10 F
R3
100K
R1
39K
C12
1 F
C2
0,1 F
C4
0,1 F
C3
10 F
-15V
15 V
C5
10 F
C6
0,1 F
C7
0,1 F
+5 V
+5 V
18
19
26
27
28
1
2
3
Рисунок 29. Схема для AD7846 совета
Page 14
REV. D
-14 -
AD7846
Рисунок 30. PCB стороны компонентов макета к рисунку 29
Рисунок 31. PCB припой сторона макета к рисунку 29
Page 15
AD7846
REV. D
-15 -
Рисунок 32. Наложение компонентов для сетей на рис 29
Page 16
REV. D
-16 -
AD7846
Габаритные размеры
Размеры показаны в дюймах и (мм).
28-Lead Керамические DIP (Q-28)
28
1
14
15
0,610 (15,49)
0,500 (12,70)
PIN 1
0,005 (0,13) MIN
0,100 (2,54) MAX
15 ° < /div>
0 °
0,620 (15,75)
0,590 (14,99)
0,018 (0,46)
0,008 (0,20)
МЕСТ
ПЛОСКОСТЬ
0,225
(5,72)
MAX
1,490 (37,85) MAX
0,150
(3,81)
MIN
0,200 (5,08)
0,125 (3,18)
0,015
(0,38)
MIN
0,026 (0,66)
0,014 (0,36)
0,110 (2,79)
0,090 (2,29)
0,070 (1,78)
0,030 (0,76)
28-Lead пластиковых DIP (N-28A)
1,450 (36,83)
1,440 (35,576)
0,550 (13,97)
0,530 (13,462)
28
1
14
15
PIN 1
МЕСТ
ПЛОСКОСТЬ
0,020 (0,508)
0,015 (0,381)
0,065 (1,65)
0,045 (1,14)
0,200
(5,080)
MAX
0,160 (4,06)
0,140 (3,56)
0,100
(2,54)
BSC
0,606 (15,39)
0,594 (15,09)
15 °
0 °
0,012 (0,306)
0,008 (0,203)
28-терминалов бессвинцовой Керамические Перевозчик Chip (LCCC)
(E-28A)
1
28
5
11
12
18
26
BOTTOM
VIEW
19
4
25
0,028 (+0,71)
0,022 (0,56)
45 ° TYP
0,015 (0,38)
MIN
0,055 (1,40)
0,045 (1,14)
0,050
(1,27)
BSC
0,075
(1,91)
REF
0,011 (0,28)
0,007 (0,18)
R TYP
0,095 (2,41)
0,075 (1,90)
0,150
(3,51)
BSC
0,300 (+7,62)
BSC
0,200
(5,08)
BSC
0,075
(1,91)
REF
0,458 (11,63)
0,442 (11,23)
SQ
0,458
(11,63)
MAX
SQ
0,100 (2,54)
0,064 (1,63)
0,088 (2,24)
0,054 (1,37)
28-Lead Пластиковые этилированного Перевозчик Chip (PLCC)
(P-28A)
4
PIN 1
IDENTIFIER
5
26
25
11
12
19
18
TOP VIEW
(PINS DOWN)
0,495 (12,57)
0,485 (12,32)
SQ
0,456 (11,58)
0,450 (11,43)
SQ
0,048 (1,21)
0,042 (1,07)
0,048 (1,21)
0,042 (1,07)
0,020
(0,50)
R
0,050
(1,27)
BSC
0,021 (0,53)
0,013 (0,33)
0,430 (10,92)
0,390 (9,91)
0,032 (0,81)
0,026 (0,66)
0,180 (4,57)
0,165 (4,19)
0,040 (1,01)
0,025 (0,64)
0,056 (1,42)
0,042 (1,07)
0,025 (0,63)
0,015 (0,38)
0,110 (2,79)
0,085 (2,16)
C1245b-0-11/98
Отпечатано в США