MAX195 16-Bit, 85ksps АЦП с 10 мкА Завершение

SCLK < /div>
VDDD
Даут
DGND
ССЫЛКИ
(0 В К VDDA)
ANALOG
INPUT
-5V
EOC
CS
VDDA
VSSA
AGND
AIN
КОНВЕРСИЯ
CLOCK
+5 V
REF
VSSD
RESET
CONV
0,1 μ F
10 μ F
0,1 μ F
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
Рисунок 7. Формат выходных данных, чтение данных между преобразование (режим 2)
Рисунок 8. MAX195 в простейшем конфигурации операционной
Page 11
MAX195
16-Bit, 85ksps АЦП с 10 мкА Завершение
______________________________________________________________________________________ 11
BRIDGE
ОБОРУДОВАНИЕ
УСИЛИТЕЛЬ
+5 V
AIN
MAX195
VDDA
AGND
47 μ F
Low ESR
0,1 μ F
CERAMIC
REF
КОМПАНИЯ
CAPACITOR
ФАБРИКА FAX [код страны]
США ТЕЛЕФОН
Спраг
595D серии
592D серии
1-603-224-1430
603-224-1961
AVX
TPS серии
1-207-283-1941
800-282-4975
Sanyo
OS-CON серии
MVGX серии
81-7-2070-1174
619-661-6835
Nichicon
PL серии
1-708-843-2798
708-843-7500
Рисунок 9. Радиометрические измерения без Точная номер
Таблица 1. Низкий-ESR конденсаторов поставщиков
Информация __________Applications
Ссылка
Опорного напряжения MAX195 диапазоне 0В до VDDA.
При выборе опорного напряжения, в MAX195
эквивалентной входного шума (40μV
RMS
в однополярном режиме
80μV
RMS
в биполярном режиме) должны быть рассмотрены. Кроме того, если
V
REF
превышает VDDA ошибки, будет происходить за счет внутренних
защиты диодов, которые начинают вести, так что используйте осторожностью,
Тион при использовании эталона рядом VDDA (если V
REF
и VDDA практически идентичны). V
REF
никогда не должны
превышает его абсолютной рейтинг максимальной (VDDA + 0.3V).
MAX195 нужна хорошая ссылка для достижения своих
номинальной производительности. Наиболее важным требованием является
, что ссылка должна представить низким импедансом, чтобы
REF ввода. Это часто достигается путем буферизации сослаться-
ENCE через ОУ и в обход REF ввода
с большим (до 1μF 47μF), низкий-ESR конденсаторов параллельно
с 0.1μF керамических конденсаторов. Низкий-ESR конденсаторами
имеются у производителей, перечисленных в таблице 1.
Ссылка должна диск основные преобразования ЦАП
конденсаторов, а также конденсаторы в калибровке
ЦАП, каждый из которых может быть переключение между GND и
REF на тактовой частоты преобразования. Общая
емкостной нагрузки представил может превышать 1000pF и,
в отличие от аналогового ввода (AIN), REF оцифровывается непрерывно-
ously всей преобразования.
Первый шаг в выборе ссылки схемы является
решить, какого рода деятельность не требуется. Это часто
предлагает компромиссы в интересах расходов
и размера. Вполне возможно, что система не может требовать
точную ссылку на всех. Если система позволяет ratiomet-
Ric измерения, такие как рис 9 мост цепи, любая
относительно бесшумное напряжение, которое представляет собой низкий импеданс-
Анс на REF информация будет использоваться в качестве ссылки.
+5 V аналоговых достаточно питания, если вы используете большие с низким уровнем
шунтирующий конденсатор сопротивление сохранить стабильные REF-мажор
ING переключение конденсаторов массивов. Не ставьте
сопротивления между +5 V питания и объездных
конденсатор, так как это приведет к линейности ошибок, связанных с
динамических REF ток, который обычно находится в пределах
от 300μA к 400μA.
На рисунке 10 показано более типичная схема, которая обеспечивает
хорошей точностью переменного тока. MAX874 первоначальный точность может
Page 12
MAX195
быть улучшена путем обрезки, но дрейф слишком велик, чтобы
обеспечить хорошую стабильность температуры. MAX427
буфера обеспечивает необходимый диск текущей стабилизации
REF ввода вскоре после того, емкость изменения.
Ссылка вносить дополнительные погрешности полной
масштаб ошибки. Ссылка с менее чем
1
/
2
16
суммарная ошибка
(15 частей на миллион) в течение рабочей температуры
Диапазон необходимо ограничить дополнительной погрешности менее
чем 1 LSB. MAX6241 достигает дрейфа спецификации
из 1ppm / ° C (тип.). Это позволяет разумно температуры
изменения с менее чем 1 LSB ошибки. Хотя
MAX6241 первоначальных точности спецификации (0,02%)
приводит к погрешности от смещения около ± 14LSB, ссылка
Напряжение можно обрезать или смещение может быть исправлена
в программное обеспечение, если абсолютная точность DC имеет важное значение. Фигура
в цепи 11 обеспечивает высокую температурную стабильность
, а также обеспечивает высокую точность DC, если начальная
ошибка не будет исправлена.
16-Bit, 85ksps АЦП с 10 мкА Завершение
12
______________________________________________________________________________________
14
16
15
12
MAX195
MAX427
AGND
VSSA
VDDA
4
4
7
6
8
6
2
2
3
MAX874
GND
V
В
КОМП
V
OUT
4.096V
+15 V
-15V
47 μ F
Low ESR
0,1 μ F
0,1 μ F
0,1 μ F
0,1 μ F
1000pF
0,1 μ F
0,1 μ F
1k
10 Ω
2k
REF
1N914
1N914
10 Ω
-5V
+5 V
6
12
5
4
14
3
2,2 μ F
V
В
≥ 8V
1 μ F
10k
2,2 μ F
0,1 μ F
2
MAX6241
В
OUT
REF
TRIM
NR
GND
AGND
MAX195
Рисунок 10. Типичная схема ведения AC Точность
Рисунок 11. Высокоточные номер
Page 13
MAX195
16-Bit, 85ksps АЦП с 10 мкА Завершение
______________________________________________________________________________________ 13
INPUT
SIGNAL
1N914
ДИОД
ЗАЖИМЫ
+5 V
AIN
MAX195
-5V
VSSA
VDDA
+15 V
-15V
10 Ω
Рисунок 12. Аналогового ввода для защиты перенапряжения или ненадлежащее последовательности Поставка
БС и защиты на входе AIN
БС и AIN сигналов не должна превышать
поставку рельсов MAX195. Если это может произойти, диод зажим
сигнал на поставку рельсов. Использование кремниевых диодов и 10 Ω
токоограничивающие резисторы (рис. 10 и 12) или Шоттки
диоды без сопротивления.
При использовании токоограничивающие резисторы, место сопротивления
Tor между соответствующий вход (AIN или БС) и любые
шунтирующий конденсатор. Хотя это приводит к AC переходные процессы на
ввод в связи с динамическим токи ввода, переходных
решить быстро и не влияют на результаты преобразования.
Неправильное размещение шунтирующий конденсатор непосредственно на
формы ввода RC фильтра нижних частот с токоограничивающие
резистор, что в среднем динамических входного тока и
причины ошибки линейности.
Аналоговый вход
MAX195 использует емкостные ЦАП, который обеспечивает
присущие трек / функция удержания. Входного импеданса
обычно 30 Ω в серии с 250pF в однополярном режиме
50 Ω в серии с 125pF в биполярном режиме.
Диапазон входного
Диапазон входного аналогового может быть однополярным (0 В до
V
REF
) Или биполярное (-V
REF
к V
REF
), В зависимости от
состояние BP / UP / SHDN штифт (см. Цифровой интерфейс сек-
Тион). Ссылка диапазоне 0В до VDDA. Когда выбираться-
ING опорного напряжения, эквивалентные входные MAX195
шум (40μV
RMS
в однополярном режиме, 80μV
RMS
в биполярном
режим) должны быть рассмотрены.
Входной Приобретение и расселения
Четыре преобразования круглосуточно периоды выделено acquir-
ING входного сигнала. На самом высоком переходов, четыре
часы периодов 2.4μs. Если более чем три такта
которые произошли после окончания предыдущего конвергенции-
Sion, преобразования начинается на следующий падения часы края
после CONV идет низкими. В противном случае, в результате чего CONV низким
начинается переход на четвертый падения часы края
после предыдущего преобразования. Эта схема обеспечивает
минимальное время приобретения ввода четырех часов времени.
Большинство приложений требует буфера усилителя. Если
входного сигнала мультиплексируется, входной канал должен
быть включен непосредственно перед началом преобразования, а
чем ближе к концу или после преобразования (рис. 13).
Это дает время для усилителя буфера ввода ответить
в большой скачок в входного сигнала. Вход уси-
э должны быть достаточн о высокой скорости нарастания для завершения
необходимые изменения напряжения выходного до начала
приобретение времени.
В начале сбора, емкостного ЦАП
подключен к выходу усилителя, в результате чего некоторые выходные
возмущения. Убедитесь, что пробы напряжение установки
отселение в пределах заданных параметров до конца
приобретение времени. Если частота интерес невелик, AIN
можно обойти с достаточно большой конденсатор
заряда емкостных ЦАП с очень незначительные изменения в
напряжения (рис. 14). Однако, для использования переменного тока, AIN должны быть
приводится в движение широкополосного буфера (по крайней мере 10 МГц), который
должен быть стабильным с емкостной нагрузкой в DAC (в парал-
Лель с любым шунтирующий конденсатор AIN использовать), а также должны
решить быстро (рис. 15 и 16).
Page 14
MAX195
16-Bit, 85ksps АЦП с 10 мкА Завершение
14
______________________________________________________________________________________
MAX400
4
7
6
2
3
В
+15 V
-15V
1,0 μ F
0,1 μ F
0,1 μ F
1000pF
1k
100 Ω
AIN
1N914
1N914
+5 V
-5V
10 Ω
Рисунок 14. MAX400 диски AIN низкой частоты использования
EOC
A0
A1
CLK
ИЗМЕНЕНИЕ MUX INPUT ЗДЕСЬ
КОНВЕРСИЯ
IN1
A0
A1
IN2
IN3
IN4
OUT
ПРИОБРЕТЕНИЕ
MAX195
4-ТО-1
MUX
EOC
AIN
Рисунок 13. Изменение мультиплексор ввода вблизи начала преобразования, чтобы дать время для поворота крана и расселения.
Page 15
Цифровой шум
Цифровой шум может быть легко связаны с AIN и РЭС.
преобразования часы (CLK) и другие цифровые сигналы, которые
Активные при вводе приобретения вклад шума в кон-
Версия результат. Если шумового сигнала синхронным
интервал выборки, эффективный вклад смещения получается.
Асинхронных сигналов производить случайный шум на входе,
которого высокочастотных составляющих может быть алиасом в
Частотный диапазон интересов. Минимизация шума по нынешним
ING низким сопротивлением (на частотах, содержащиеся в
шумового сигнала) на входах. Для этого необходимо, чтобы в обход AIN
AGND или буферизации ввода с усилителем, который
малого сигнала, пропускная способность нескольких мегагерц, или предпочитаете-
умело и другое. AIN имеет полосу пропускания около 16 МГц.
Смещения в результате синхронного шума (например,
преобразования часов) компенсируются MAX195 в Кали-
bration схеме. Однако, поскольку величина
компенсированы производства синхронных сигнала зависит
от формы сигнала, калибровка может быть соответствующим
если форма или относительных сроках часы или другие Digi-
~~Таль изменения сигнала, как это может произойти, если более чем одна~~
~~тактового сигнала и частота используется.~~
~~Искажение~~
~~Избегайте унижающие динамические характеристики, выбрав~~
~~усилитель с искажением гораздо меньше, чем в MAX195~~
~~THD (-97dB, или 0,0014%) на частотах интересов. Если~~
~~выбрали усилитель не имеет достаточных общего режима~~
~~отклонения, что приводит к снижению производительности THD,~~
~~использовать обращения конфигурации (позитивный вклад первом~~
~~ред), чтобы исключить ошибки, из этого источника. Низкие температуры~~
~~Туре-коэффициент усиления установления резисторы уменьшить линейности~~
~~ошибки, вызванные сопротивлением изменения, связанные с самостоятельной тепла~~
~~Ing. Кроме того, чтобы уменьшить линейности ошибки, связанные с конечным усилителем~~
~~получить, используя схемы усилителя достаточно получить петлю в~~
~~частот интерес (рис. 14, 15, 16).~~
~~DC Точность~~
~~Если DC точность важна, выбрать буфер~~
~~компенсированы намного меньше, чем MAX195 и максимальной смещение~~
~~(± 3LSB = ± 366μV в диапазоне ± 4V вход), или те,~~
~~компенсированы могут быть обрезаны при сохранении хорошей стабильности~~
~~в требуемом диапазоне температур.~~
~~Рекомендуемая схема~~
~~На рисунке 14 показано хорошее схема для постоянного тока и низкой частотой~~
~~су использования. MAX400 имеет очень низкую смещение (10μV) и~~
~~дрейфа (0.2μV / ° C), а также низким уровнем шума напряжения (10nV / √ Гц), а~~
~~хорошо. Однако его произведение коэффициента усиления на полосу частот (GBW) является~~
~~слишком низким, чтобы диск AIN напрямую, так аналоговый вход~~
~~обходится в настоящее время низкий импеданс на высоких частотах~~
~~частотах. Конденсатор большой обход изолирован от~~
~~усилителя на 100 Ω резистор, который обеспечивает~~
~~дополнительную фильтрацию шумов. С ± 15 принадлежностей~~
~~превышать предельных значений, AIN, добавить защиты диодов на AIN~~
~~(См. БС и AIN защиты на входе раздел).~~
~~Рисунок 15 показывает широкие полосы пропускания усилителя (MAX427)~~
~~за рулем широкополосного видеобуфера, которая способна~~
~~AIN вождения и небольшой конденсатор шунтирование (для шума~~
~~уменьшение) напрямую. Видеобуфера внутри~~
~~MAX427 в цепи обратной связи, обеспечивающий хорошую DC-ACCURA~~
~~су, в то время как низкие выходные буфера импеданс и высокой~~
~~текущие возможности обеспечить хорошую производительность сети переменного тока. AIN является~~
~~диода, прикрепленными к ± 5V рельсы для предотвращения перенапряжения.~~
~~MAX427 в 15μV максимальное напряжение смещения, 0.8μV / ° C~~
~~максимальный дрейф, и менее 5nV / √ Гц шума спецификациях~~
~~tions сделать это отличный выбор для AC / DC использования.~~
~~MAX195~~
~~16-Bit, 85ksps АЦП с 10 мкА Завершение~~
~~______________________________________________________________________________________ 15~~
~~MAX427~~
4
7
6
2
2
3
В
~~+15 V~~
~~-15V~~
~~0,0033 μ F~~
~~0,1 μ F~~
~~0,1 μ F~~
~~ELANTEC~~
~~EL2003~~
4
1
7
~~+15 V~~
~~-15V~~
~~0,1 μ F~~
~~0,1 μ F~~
~~100pF~~
1k
1k
~~1N914~~
~~1N914~~
~~+5 V~~
~~-5V~~
~~AIN~~
~~10 Ω~~
~~Рисунок 15. AIN буфера для AC / DC использования~~
Page 16
~~MAX195~~
~~Если ± 15V принадлежности отсутствуют, на рисунке 16 в цепи~~
~~очень хорошо работает с ± 5V аналоговых принадлежностей, используемых~~
~~MAX195. MAX410 имеет минимум ± 3.5V ком-~~
~~Пн-режиме входной диапазон с аналогичным выходного напряжения~~
~~Размах, что позволяет использовать опорного напряжения до~~
~~3.5V. Напряжения смещения (250μV) составляет около 2LSB.~~
~~дрейфа (1μV / ° C), единство получить пропускную способность (28MHz), а также низкая~~
~~voltage noise (2.4nV/ √ Hz) are appropriate for 16-bit~~
~~производительность.~~
~~Operating Modes and SPI/QSPI Interfaces~~
~~The two basic interface modes are defined according~~
~~to whether serial data is received during the conversion~~
~~(clocked with CLK, SCLK unused) or in bursts between~~
~~conversions (clocked with SCLK). Each mode is pre-~~
~~sented interfaced to a QSPI processor, but is also com-~~
~~patible with SPI.~~
~~Mode 1 (Simultaneous~~
~~Conversion and Data Transfer)~~
~~In this mode, each data bit is read from the MAX195~~
~~during the conversion as it is determined. SCLK is~~
~~grounded and CLK is used as both the conversion~~
~~clock and the serial data clock. Figure 17 shows a~~
~~QSPI processor connected to the MAX195 for use in~~
~~this mode and Figure 18 is the associated timing dia-~~
~~gram.~~
~~In addition to the standard QSPI interface signals, gen-~~
~~eral I/O lines are used to monitor EOC and to drive~~
~~BP/UP/SHDN and RESET. The two general output pins~~
~~may not be necessary for a given application and, if I/O~~
~~lines are unavailable, the EOC connection can be omit-~~
~~ted as well.~~
~~The EOC signal is monitored during calibration to~~
~~determine when calibration is finished and before~~
~~beginning a conversion to ensure the MAX195 is not in~~
~~mid-conversion, but it is possible for a system to ignore~~
~~EOC completely. On power-up or after pulsing RESET~~
~~low, the µP must provide 14,000 CLK cycles to com-~~
~~plete the calibration sequence (Figure 2). One way to~~
~~do this is to toggle CLK and monitor EOC until it goes~~
~~low, but it is possible to simply count 14,000 CLK~~
~~cycles to complete the calibration. Аналогичным образом,~~
~~unnecessary to check the status of EOC before begin-~~
~~ning a conversion if you are sure the last conversion is~~
~~завершена. This can be done by ensuring that every~~
~~conversion consists of at least 20 CLK cycles.~~
~~Data is clocked out of the MAX195 on CLK's falling~~
~~edge and can be clocked into the µP on the rising~~
~~edge or the following falling edge. If you clock data in~~
~~on the rising edge (SPI/QSPI with CPOL = 0 and CPHA~~
~~= 0; standard MicroWire™: Hitachi H8), the maximum~~
~~CLK rate is given by:~~
~~где т~~
~~Компакт-диск~~
~~is the MAX195's CLK-to-DOUT valid delay~~
~~и т~~
SD
~~is the data setup time for your µP.~~
е
~~= /~~
1
т
~~+ t~~
~~CLK(max)~~
1
2
~~Компакт-диск~~
SD






~~16-Bit, 85ksps ADC with 10µA Shutdown~~
16
~~______________________________________________________________________________________~~
~~MAX195~~
~~QSPI~~
~~GPT~~
~~BP/UP/SHDN~~
~~CLK~~
~~SCLK~~
~~EOC~~
~~Даут~~
~~RESET~~
~~CONV~~
CS
*OC3
~~SCK~~
*IC1
~~MISO~~
*OC2
* THE USE OF THESE SIGNALS ADDS FLEXIBILITY AND FUNCTIONALITY
~~BUT IS NOT REQUIRED TO IMPLEMENT THE INTERFACE.~~
~~PCS0~~
~~Рисунок 17. MAX195 Connection to QSPI Processor Clocking~~
~~Data Out During Conversions~~
~~MAX410~~
4
7
6
2
3
В
~~+5 V~~
~~-5V~~
~~0,1 μ F~~
~~0,01 μ F~~
~~22 Ω~~
~~510 Ω~~
~~0,1 μ F~~
~~AIN~~
~~Рисунок 16. ±5V Buffer for AC/DC Use Has ±3.5V Swing~~
~~MicroWire is a trademark of National Semiconductor Corp.~~
Page 17
~~If clocking data in on the falling edge (CPOL = 0,~~
~~CPHA = 1), the maximum CLK rate is given by:~~
~~Do not exceed the maximum CLK frequency given in~~
~~the Electrical Characteristics table. To clock data in on~~
~~the falling edge, your processor hold time must not~~
~~exceed t~~
~~Компакт-диск~~
~~minimum (100ns).~~
~~While QSPI can provide the required 20 CLK cycles as~~
~~two continuous 10-bit transfers, SPI is limited to 8-bit~~
~~трансфертов. This means that with SPI, a conversion must~~
~~consist of three 8-bit transfers. Ensure that the pauses~~
~~between 8-bit operations at your selected clock rate~~
~~are short enough to maintain a 20ms or shorter conver-~~
~~sion time, or the leakage of the capacitive DAC may~~
~~cause errors.~~
~~Complete source code for the Motorola 68HC16 and~~
~~the MAX195 evaluation kit (EV kit) using this mode is~~
~~available with the MAX195 EV kit.~~
~~Mode 2 (Asynchronous Data Transfer)~~
~~This mode uses a conversion clock (CLK) and a serial~~
~~clock (SCLK). The serial data is clocked out between~~
~~conversions, which reduces the maximum throughput~~
~~for high CLK rates, but may be more convenient for~~
~~some applications. Figure 19 is a block diagram with a~~
~~QSPI processor (Motorola 68HC16) connected to the~~
~~MAX195. Figure 20 shows the associated timing dia-~~
~~грамм. Figure 21 gives an assembly language listing for~~
~~this arrangement.~~
е
=
1
т
~~+ t~~
~~CLK(max)~~
~~Компакт-диск~~
SD
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
~~______________________________________________________________________________________ 17~~
~~EOC~~
~~CLK~~
т
~~Компакт-диск~~
т
~~Д. В.~~
~~DATA LATCHED:~~
т
DH
~~CS, CONV~~
~~Даут~~
~~B15 FROM PREVIOUS~~
~~КОНВЕРСИЯ~~
~~B15~~
~~B15~~
B2
~~B14~~
B1
B0
~~MAX195~~
~~QSPI~~
~~GPT~~
~~BP/UP/SHDN~~
~~SCLK~~
~~EOC~~
~~Даут~~
~~RESET~~
~~CONV~~
~~1.7MHz~~
~~CLK~~
~~I C3~~
CS
~~OC3~~
~~SCK~~
~~IC1~~
~~MISO~~
~~OC2~~
~~НАЧАЛО~~
~~PCS0~~
~~1.3 µ s~~
~~74HC32~~
~~Рисунок 19. MAX195 Connection to QSPI Processor Clocking~~
~~Data Out with SCLK Between Conversions~~
~~Рисунок 18. Timing Diagram for Circuit of Figure 17 (Mode 1)~~
Page 18
~~MAX195~~
~~An OR gate is used to synchronize the “start” signal to~~
~~the asynchronous CLK, as described in the External~~
~~Clock section. As with Mode 1, the QSPI processor must~~
~~run CLK during calibration and either count CLK cycles~~
~~or, as is done here, monitor EOC to determine when cal-~~
~~ibration is complete. Also, EOC is polled by the µP to~~
~~determine when a conversion result is available. Когда~~
~~EOC goes low, data is clocked out at the highest QSPI~~
~~data rate (4.19Mbps). After the data is transferred, a~~
~~new conversion can be initiated whenever desired.~~
~~The timing specification for SCLK-to-DOUT valid (t~~
SD
)
~~imposes some constraints on the serial interface. В~~
~~SCLK rates up to 2.5Mbps, data is clocked out of the~~
~~MAX195 by a falling edge of SCLK and may be~~
~~clocked into the µP by the next rising edge (CPOL = 0,~~
~~CPHA = 0). For data rates greater than 2.5Mbps (or for~~
~~lower rates, if desired) it is necessary to clock data out~~
~~of the MAX195 on SCLK's falling edge and to clock it~~
~~into the µP on SCLK's next falling edge (CPOL = 0,~~
~~CPHA = 1). Also, your processor hold time must not~~
~~exceed t~~
SD
~~minimum (20ns). As with CLK in mode 1,~~
~~maximum SCLK rates may not be possible with some~~
~~interface specifications that are subsets of SPI.~~
~~Supplies, Layout, Grounding~~
~~and Bypassing~~
~~For best system performance, use printed circuit~~
~~boards with separate analog and digital ground planes.~~
~~Wire-wrap boards are not recommended. Два~~
~~ground planes should be tied together at the low-~~
~~impedance power-supply source and at the MAX195~~
~~(Figure 22.) If the analog and digital supplies come~~
~~from the same source, isolate the digital supply from~~
~~the analog supply with a low-value resistor (10 Ω ).~~
~~Constraints on sequencing the four power supplies are~~
~~следующим образом.~~
~~• Apply VDDA before VDDD.~~
~~• Apply VSSA before VSSD.~~
~~• Apply AIN and REF after VDDA and VSSA are present.~~
~~• The power supplies should settle within the~~
~~MAX195's power-on delay (minimum 500ns) or you~~
~~should recalibrate the converter (pulse RESET low)~~
~~before use.~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
18
~~______________________________________________________________________________________~~
CS
~~CLK~~
~~НАЧАЛО~~
~~588ns~~
~~239ns~~
~~CONVERSION TIME~~
~~4.19MHz~~
~~1.3 µ s~~
~~9.4 µ s~~
17 µ s*
~~5.1 µ s~~
~~4 µ s~~
~~EOC~~
~~SCLK~~
~~Даут~~
~~B15~~
~~B3 B2~~
~~B13~~
~~B14~~
~~B1 B0~~
* INTERRUPT LATENCY OF THE PROCESSOR
~~Рисунок 20. Timing Diagram for Circuit of Figure 19 (Mode 2)~~
Page 19
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
~~______________________________________________________________________________________ 19~~
~~Figure 21. MAX195 Code Listing for 68HC16 Module and Circuit of Figure 19~~
Page 20
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
20
~~______________________________________________________________________________________~~
~~Figure 21. MAX195 Code Listing for 68HC16 Module and Circuit of Figure 19 (continued)~~
Page 21
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
~~______________________________________________________________________________________ 21~~
~~Be sure that digital return currents do not pass through~~
~~the analog ground and that return-current paths are low~~
~~impedance. A 5mA current flowing through a PC board~~
~~ground trace impedance of only 0.05 Ω creates an error~~
~~voltage of about 250µV, or about 2LSBs error with a~~
~~±4V full-scale system.~~
~~The board layout should ensure as much as possible~~
~~that digital and analog signal lines are kept separate.~~
~~Do not run analog and digital (especially clock) lines~~
~~parallel to one another. If you must cross one with the~~
~~other, do so at right angles.~~
~~The ADC's high-speed comparator is sensitive to high-~~
~~frequency noise on the VDDA and VSSA power sup-~~
~~слоя. Bypass these supplies to the analog ground~~
~~plane with 0.1µF in parallel with 1µF or 10µF low-ESR~~
~~конденсаторов. Keep capacitor leads short for best supply-~~
~~noise rejection.~~
~~Shutdown~~
~~The MAX195 may be shut down by pulling BP/UP/~~
~~SHDN low. In addition to lowering power dissipation to~~
~~10µW (100µW max) when the device is not in use, you~~
~~can save considerable power by shutting the converter~~
~~down for short periods between conversions. Существует~~
~~no need to perform a reset (calibration) after the con-~~
~~verter has been shut down unless the time in shutdown~~
~~is long enough that the supply voltages or ambient tem-~~
~~perature may have changed.~~
~~The time required for the converter to “wake up” and~~
~~settle depends heavily on the amount of additional error~~
~~приемлемым. For 0.5LSB additional error, 3.2µs is suffi-~~
~~cient settling time and also allows enough time for reac-~~
~~quisition of the analog input signal. 50µs settling is~~
~~required for less than 0.1LSB error. Figure 23 is a~~
~~graph of theoretical power consumption vs. conver-~~
~~sions per second for the MAX195 that assumes the~~
~~conversion clock is 1.7MHz and the converter is shut~~
~~down as much as possible between conversions.~~
~~Stop CLK before shutting down the MAX195. CLK must~~
~~be stopped without generating short clock pulses. Краткий~~
~~CLK pulses (less than 150ns), or shutting down the~~
~~MAX195 without stopping CLK, may adversely affect the~~
~~MAX195's internal calibration data. In applications~~
~~where CLK is free-running and asynchronous, use the~~
~~circuit of Figure 24 to stop CLK cleanly.~~
~~To minimize the time required to settle and perform a~~
~~conversion, shut the converter down only after a con-~~
~~version is finished and the desired mode (unipolar or~~
~~bipolar) has been set. This ensures that the sampling~~
~~capacitor array is properly connected to the input sig-~~
~~nal. If shut down in mid-conversion, when awakened,~~
~~Figure 21. MAX195 Code Listing for 68HC16 Module and Circuit of Figure 19 (continued)~~
Page 22
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
22
~~______________________________________________________________________________________~~
~~MAX195~~
~~10 μ F~~
~~VDDD~~
~~VDDA~~
~~VSSA~~
~~VSSD~~
~~AGND~~
~~DGND~~
5V
5V
~~0,1 μ F~~
~~0,1 μ F~~
~~10 μ F~~
~~10 Ω~~
~~10 Ω~~
~~10 μ F~~
~~0,1 μ F~~
~~0,1 μ F~~
~~10 μ F~~
~~100~~
~~0,01~~
1
10
~~100~~
~~1000~~
~~10,000 100,000~~
~~0,1~~
~~MAX195-FIG23~~
~~CONVERSIONS PER SECOND~~
~~POWER DISSIPATION (mW)~~
1
10
~~20 µ s WAKE-UP DELAY~~
~~0.25LSB ERROR~~
~~3.2 µ s WAKE-UP DELAY~~
~~0.5LSB ERROR~~
~~50 µ s WAKE-UP DELAY~~
~~0.01LSB ERROR~~
~~the MAX195 finishes the old conversion, allows four~~
~~clock (CLK) cycles for input acquisition, then begins~~
~~the new conversion.~~
~~_____________Dynamic Performance~~
~~High-speed sampling capability, 85ksps throughput,~~
~~and wide dynamic range make the MAX195 ideal for~~
~~AC applications and signal processing. Для поддержки~~
~~these and other related applications, Fast Fourier~~
~~Transform (FFT) test techniques are used to guarantee~~
~~the ADC's dynamic frequency response, distortion, and~~
~~noise at the rated throughput. Specifically, this involves~~
~~applying a low-distortion sine wave to the ADC input~~
~~and recording the digital conversion results for a~~
~~specified time. The data is then analyzed using an FFT~~
~~algorithm, which determines its spectral content.~~
~~Conversion errors are then seen as spectral elements~~
~~other than the fundamental input frequency.~~
~~Signal-to-Noise Ratio and~~
~~Effective Number of Bits~~
~~Signal-to-Noise Ratio (SNR) is the ratio between the~~
~~RMS amplitude of the fundamental input frequency to~~
~~the RMS amplitude of all other ADC output signals.~~
~~output band is limited to frequencies above DC and~~
~~below one-half the ADC sample rate. This usually (but~~
~~not always) includes distortion as well as noise compo-~~
~~компоненты. For this reason, the ratio is sometimes referred to~~
~~as Signal-to-Noise + Distortion (SINAD).~~
~~The theoretical minimum ADC noise is caused by quan-~~
~~tization error and is a direct result of the ADC's resolu-~~
~~tion: SNR = (6.02N + 1.76)dB, where N is the number~~
~~of bits of resolution. A perfect 16-bit ADC can, there-~~
~~fore, do no better than 98dB. An FFT plot of the output~~
~~shows the output level in various spectral bands. Фигура~~
~~25 shows the result of sampling a pure 1kHz sinusoid at~~
~~85ksps with the MAX195.~~
~~By transposing the equation that converts resolution to~~
~~SNR, we can, from the measured SNR, determine the~~
~~effective resolution or the “effective number of bits” the~~
~~ADC provides: N = (SNR - 1.76) / 6.02. Substituting~~
~~SINAD for SNR in this formula results in a better mea-~~
~~sure of the ADC's usefulness. Figure 26 shows the~~
~~effective number of bits as a function of the MAX195’s~~
~~input frequency calculated from the SINAD.~~
~~If your intended sample rate is much lower than the~~
~~MAX195's maximum of 85ksps, you can improve your~~
~~noise performance by taking more samples than neces-~~
~~sary (oversampling) and averaging them in software.~~
~~Figure 27 is a histogram showing 16,384 samples for~~
~~the MAX195 without averaging, with an ideal “noiseless~~
~~conversion,” and with a running average of five sam-~~
~~ples. The standard deviation is 0.621LSB without aver-~~
~~aging and 0.382LSB with the running average. If fewer~~
~~data points are needed, normal averaging (eg, five~~
~~data points averaged to produce one data point) can be~~
~~used instead of a running average, with similar results.~~
~~Figure 22. Supply Bypassing and Grounding~~
~~Figure 23. Power Dissipation vs. Conversions/sec When~~
~~Shutting the MAX195 Down Between Conversions~~
Page 23
~~MAX195~~
~~16-Bit, 85ksps ADC with 10µA Shutdown~~
______________________________________________________________________________________ 23 < /div>
Even better than oversampling and averaging is over-
sampling and digital filtering. Averaging is just a rough
(but computationally simple) type of digital filter. Finite
impulse response (and other) digital filter algorithms are
readily available, and are useful even with slow proces-
sors if the data rate is low or the data does not need to
be processed in real-time. When using averaging, be
sure to average an odd number of samples to avoid
small offset errors caused by asymmetrical rounding.
Whether simple averaging or more complex digital fil-
tering is used, the effect of oversampling is to spread
the noise across a wider bandwidth. Digital filtering or
averaging then eliminates the portion of this noise that
lies above the filter's passband, leaving less noise in
the passband than if oversampling was not used.
additional benefit of oversampling is that it simplifies
the design or choice of an anti-aliasing pre-filter for the
вход. You can use a filter with a more gradual rolloff,
because the sample rate is much higher than the fre-
quency of interest.
CK
(2 x CLK)
J
Q
+5 V
K
CLK
BP/UP/SHDN
CK
2 x CLK
1/2 74HC73
Q
(CLK)
J
(CLOCK SHUTDOWN)
MAX195
CLOCK SHUTDOWN
Figure 24. Circuit to Stop Free-Running Asynchronous CLK
-150
-130
-110
-90
0
5
10
20
25
40
-30
-50
-70
-10
Частота (кГц)
SIGNAL AMPLITUDE (dB)
15
30
35
е
В
= 1kHz
е
S
= 85kHz
T

= +25 ° C
Figure 25. MAX195 FFT Plot
Page 24
MAX195
16-Bit, 85ksps ADC with 10µA Shutdown
24
______________________________________________________________________________________
Коэффициент нелинейных искажений
If a pure sine wave is input to an ADC, AC integral non-
linearity (INL) of an ADC's transfer function results in
harmonics of the input frequency being present in the
sampled output data.
Total Harmonic Distortion (THD) is the ratio of the RMS
sum of all the harmonics (in the frequency band above
DC and below one-half the sample rate, but not includ-
ing the DC component) to the RMS amplitude of the
основной частоты.
This is expressed as follows:
where V
1
is the fundamental RMS amplitude, and V
2
through V
N
are the amplitudes of the 2nd through Nth
гармоник. The THD specification in the Electrical
Characteristics includes the 2nd through 5th harmon-
ICS. In the MAX195, this distortion is caused primarily
by the changes in on-resistance of the AIN sampling
switches with changing input voltage. These resis-
tance changes, together with the DAC's capacitance
(which can also vary with input voltage), cause a
varying time delay for AC signals, which causes sig-
nificant distortion at moderately high frequencies
(Figure 28).
Spurious-Free Dynamic Range
Spurious-free dynamic range is the ratio of the funda-
mental RMS amplitude to the amplitude of the next
largest spectral component (in the frequency band
above DC and below one-half the sample rate).
Usually, this peak occurs at some harmonic of the input
частоты. However, if the ADC is exceptionally linear,
it may occur only at a random peak in the ADC's noise
floor.
Transfer Function
Figures 29 and 30 show the MAX195's transfer func-
tions. In unipolar mode, the output data is in binary for-
mat and in bipolar mode it is offset binary.
THD = 20log
V2 + V3 + V4 + ...+ V
V1
2
2
2
N
2




18
0
8021
14
MAX195 FG27
OUTPUT CODE (HEXADECIMAL)
OCCURRENCES OF OUTPUT CODE (THOUSANDS)
8024
6
2
4
8
12
16
8022 8023
8026
10
8025
8027
NO AVERAGING
IDEAL
КОНВЕРСИЯ
RUNNING
AVERAGE OF
5 SAMPLES
V
REF
= +4.5V
V
AIN
= +2.25V
UNIPOLAR MODE
85ksps
10
12
11
13
14
15
16
0,1
1
10
100
MAX195-26
Частота (кГц)
EFFECTIVE BITS
е
S
= 85kHz
T

= +25 ° C
Рисунок 27. Histogram of 16,384 Conversions Shows Effects of
Noise and Averaging
Рисунок 26. Effective Bits vs. Input Frequency
100
60
65
0,1
10
100
70
75
80
85
90
95
MAX195-28
Частота (кГц)
SINAD (dB)
1
е
S
= 85kHz
T

= +25 ° C
Figure 28. Signal-to-Noise + Distortion vs. Frequency
Page 25
MAX195
16-Bit, 85ksps ADC with 10µA Shutdown
______________________________________________________________________________________ 25
11. . . 111
11. . . 110
11. . . 101
11. . . 100
11. . . 011
11. . . 010
00 . . . 110
00 . . . 101
00 . . . 100
00 . . . 011
00 . . . 010
00 . . . 001
00 . . . 000
0В
V
REF
- (1LSB)
11. . . 111
11. . . 110
11. . . 101
10. . . 010
10. . . 001
10. . . 000
01. . . 111
01. . . 110
00 . . . 010
00 . . . 001
00 . . . 000
-V
REF
V
REF
- (1LSB)
0В
Figure 29. MAX195 Unipolar Transfer Function
Рисунок 30. MAX195 Bipolar Transfer Function
___________________Chip Topography
0.273"
(6.93mm)
0.144"
(3.66mm)
EOC
CS
CONV
RESET
VSSD
REF
AIN
AGND
VSSA
VDDA
BP/UP/SHDN
CLK
SCLK
Даут
DGND
VDDD
TRANSISTOR COUNT: 7966
SUBSTRATE CONNECTED TO VDDA
Page 26
MAX195
16-Bit, 85ksps ADC with 10µA Shutdown
26
______________________________________________________________________________________
________________________________________________________Package Information
PDIPN.EPS
Page 27
MAX195
16-Bit, 85ksps ADC with 10µA Shutdown
______________________________________________________________________________________ 27
___________________________________________Package Information (continued)
SOICW.EPS
Page 28
MAX195
16-Bit, 85ksps ADC with 10µA Shutdown
Maxim cannot assume responsibility for use of any circuitry other than circuitry entirely embodied in a Maxim product. Нет лицензии на патенты схемы
implied. Максим оставляет за собой право вносить изменения в схемы и спецификации без предварительного уведомления в любое время.
28 ____________________Maxim Integrated Products, 120 San Gabriel Drive, Sunnyvale, CA 94086 408-737-7600
© 1998 Maxim Integrated Products
Печатный США
is a registered trademark of Maxim Integrated Products.
SBN.EPS
___________________________________________Package Information (continued)