Включено 1,6
ма
V
BIAS
Включено
Без нагрузки
1
ма
Потеря мощности
26
40
мВт
ПМР от 16
37
60
мВт
е
XIN
= 2.5MHz
17
мВт
е
XIN
= 2.5MHz, TMR из 16
27
мВт
Спящий режим
11
мВт
Диапазон температур
Указанный
-40
+85
° C
Хранение
-60
+125
° C
ПРИМЕЧАНИЯ: (1) В целях обеспечения масштаба диапазон преобразователя полном объеме ввода должна быть полностью дифференциал (
В
N = 2 • REF
В
-
В
P). Если вход одного состава (A
В
N или
В
P фиксировано), то полный спектр масштабе один-два раза меньше дифференциальных диапазона. (2) Этот диапазон задается с внешнего сопротивления и V
BIAS
(Как указано в т
ксте).
Другие диапазоны возможных. (3) Входной импеданс выше, с более низким е
XIN
. (4), применяется после калибровки. (5) После калибровки системы, эти ошибки будут порядка
эффективной резолюции преобразователя. Обратитесь к типичные кривые эффективности, которые применяются на желаемый режим работы. (6) перекалибровки можно удалить
эти ошибки. (7) спецификации также применяется при /
DATA
/ Я, где я на 2, 3, 4 и т.д. (8) напряжения на аналоговые входы должны оставаться в рамках AGND А. В.
DD
. (9) общего
отказ тестовом режиме осуществляется с 100 мВ дифференциальный вход.
ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ
(Продолжение)
ADS1210U, P/ADS1211U, P, E
ПАРАМЕТР
УСЛОВИЯ
MIN
TYP
MAX
ЕДИНИЦ
УПАКОВКА / заказ
ПАКЕТ
РОЗЫГРЫШ
ТЕМПЕРАТУРА
ПРОДУКТА
ПАКЕТ
НОМЕР
(1)
АССОРТИМЕНТ
ADS1210P
18-выводной пластиковый DIP
218
-40 ° С до +85 ° C
ADS1210U
18-Lead SOIC
219
-40 ° С до +85 ° C
ADS1211P
24-выводной пластиковый DIP
243
-40 ° С до +85 ° C
ADS1211U
24-Lead SOIC
239
-40 ° С до +85 ° C
ADS1211E
28-Lead SSOP
324
-40 ° С до +85 ° C
Примечание: (1) Для получения подробной рисунок и размер таблицы, см. конец данных
лист, или Приложение С Burr-Brown IC книге.
ELECTROSTATIC
РАЗРЯД SENSITIVITY
Эта комплексная схема может быть поврежден ОУР. Burr-Brown
рекомендует, чтобы все микросхемы будут обращаться с ар-
ствующее меры предосторожности. Несоблюдение надлежащей обработки и
Процедуры установки может привести к повреждению.
Электростатический разряд может повредить от
снижение производительности завершить к поломке прибора. Burr-
Brown Corporation рекомендует, чтобы все микросхемы будут
обрабатываться и храниться с использованием соответствующих защиты ОУР
методы.
Аналоговый вход: Текущий .............................................. .. ± 100mA, Мгновенное
± 10 мА, непрерывная
Напряжение ................................... AGND-0.3V А. В.
DD
0,3 V
А. В.
DD
Д. В.
DD
.................................................. .........................- 0.3V до 6V
А. В.
DD
в AGND ................................................ .........................- 0.3V до 6V
Д. В.
DD
в DGND ................................................ .........................- 0.3V до 6V
AGND к DGND ............................................... ................................. ± 0.3V
REF
В
Напряжение на AGND ............................................ -0.3V А. В.
DD
0,3 V
Цифровые Входное напряжение DGND .................................. -0.3V Д. В.
DD
0,3 V
Цифровой выход напряжения в DGND ............................... -0.3V Д. В.
DD
0,3 V
Ведущие температуры (пайка, 10 с) ........................................... ... +300 ° C
Тепловыделение (Любой пакет) ............................................ ...... 500mW
Максимальная нагрузка ABSOLUTE
Все технические характеристики T
MIN
Т
MAX
, А. В.
DD
= Д.
DD
= +5 V, F
XIN
= 10 МГц, программируемый усилитель установка 1, турбо режим Курс 1, REF
OUT
инвалидов, V
BIAS
инвалидов,
и внешние ссылки 2.5V, если не указано иное.
4
ADS1210, 1211
®
PGA
2,5 V
Ссылка
3,3 V смещения
Генератор
Тактовый генератор
Последовательный интерфейс
Второго порядка
ΔΣ
Модулятор
Регистр команд
Регистр команд
Вывод данных регистра
Офсетная Регистрация
Полный-Scale Регистрация
Третьего порядка
Цифровой фильтр
Micro контроллер
Модулятор контроля
11
9
10
12
13
AGND А.В.
DD
REF
OUT
REF
В
V
BIAS
X
В
X
OUT
3
1
2
16
17
18
4
7
8
6
5
14
15
DSYNC
CS
DRDY
MODE
В
P
В
N
SCLK
DGND
Д. В.
DD
SDIO
SDOUT
ADS1210
1
2
3
4
5
6
7
8
9
18
17
16
15
14
13
12
11
10
В
P
В
N
AGND
V
BIAS
CS
DSYNC
X
В
X
OUT
DGND
REF
В
REF
OUT
А. В.
DD
MODE
DRDY
SDOUT
SDIO
SCLK
Д. В.
DD
ADS1210 Упрощенная блок-схема
PIN ОПРЕДЕЛЕНИЯ ADS1210
PIN NO
NAME
ОПИСАНИЕ
1
В
P
Неинвертирующего входа.
2
В
N
Обращая входа.
3
AGND
Analog Ground.
4
V
BIAS
Смещение выходное напряжение, V 3,3 номинальной.
5
CS
Chip Выбор входа.
6
DSYNC
Управляющий вход для синхронизации данных серийный выпуск.
7
X
В
Системные часы входа.
8
X
OUT
Системные часы выход (для Crystal или резонатора).
9
DGND
Цифровые Ground.
10
Д. В.
DD
Цифровой, поставка, +5 V номинала.
11
SCLK
Часы вход / выход для последовательного передачи данных.
12
SDIO
Серийный Ввод данных (может также функционировать как Serial Data
Output).
13
SDOUT
Серийный выходных данных.
14
DRDY
Данные Готов.
15
MODE
SCLK контроля входного сигнала (Мастер = 1, подчиненный = 0).
16
А. В.
DD
Analog, поставка, +5 V номинала.
17
REF
OUT
Рег выход, 2,5 V номинала.
18
REF
В
Номер входа.
TOP VIEW
DIP / SOIC
ADS1210 PIN КОНФИГУРАЦИЯ
®
5
ADS1210, 1211
PGA
2,5 V
Ссылка
3,3 V смещения
Генератор
Тактовый генератор
Последовательный интерфейс
Второго порядка
ΔΣ
Модулятор
Третьего порядка
Цифровой фильтр
Модулятор контроля
14
12
13
15
16
AGND А.В.
DD
REF
OUT
REF
В
V
BIAS
X
В
X
OUT
6
19
20
21
7
10
11
9
8
17
18
DSYNC
CS
DRDY
MODE
SCLK
DGND
Д. В.
DD
SDIO
SDOUT
4
5
2
3
24
1
22
23
MUX
В
1P
В
1N
В
2P
В
2N
В
3P
В
3N
В
4P
В
4N
Регистр команд
Регистр команд
Вывод данных регистра
Офсетная Регистрация
Полный-Scale Регистрация
Micro контроллер
ADS1211 Упрощенная блок-схема
ADS1211P И ОПРЕДЕЛЕНИЯ PIN ADS1211U
TOP VIEW
DIP / SOIC
И ADS1211P Конфигурация ПИН ADS1211U
PIN NO
NAME
ОПИСАНИЕ
1
В
3N
Инвертирующий вход канала 3.
2
В
2P
Неинвертирующего входной канал 2.
3
В
2N
Инвертирующий вход канала 2.
4
В
1P
Неинвертирующего входной канал 1.
5
В
1N
Обращая входной канал 1.
6
AGND
Analog Ground.
7
V
BIAS
Смещение выходное напряжение, V 3,3 номинальной.
8
CS
Chip Выбор входа.
9
DSYNC
Управляющий вход для синхронизации данных серийный выпуск.
10
X
В
Системные часы входа.
11
X
OUT
Системные часы выход (для Crystal или резонатора).
12
DGND
Цифровые Ground.
13
Д. В.
DD
Цифровой, поставка, +5 V номинала.
14
SCLK
Часы вход / выход для последовательного передачи данных.
15
SDIO
Серийный Ввод данных (может также функционировать как Serial Data
Output).
16
SDOUT
Серийный выходных данных.
17
DRDY
Данные Готов.
18
MODE
SCLK контроля входного сигнала (Мастер = 1, подчиненный = 0).
19
А. В.
DD
Analog, поставка, +5 V номинала.
20
REF
OUT
Номер на выходе: 2,5 V номинала.
21
REF
В
Номер входа.
22
В
4P
Неинвертирующего входного Channel 4.
23
В
4N
Инвертирующий вход Channel 4.
24
В
3P
Неинвертирующего входного канала 3.
ADS1211P
ADS1211U
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
В
3N
В
2P
В
2N
В
1P
В
1N
AGND
V
BIAS
CS
DSYNC
X
В
X
OUT
DGND
В
3P
В
4N
В
4P
REF
В
REF
OUT
А. В.
DD
MODE
DRDY
SDOUT
SDIO
SCLK
Д. В.
DD
6
ADS1210, 1211
®
ADS1211E
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
В
3N
В
2P
В
2N
В
1P
В
1N
AGND
V
BIAS
Исполнитель
Исполнитель
CS
DSYNC
X
В
X
OUT
DGND
В
3P
В
4N
В
4P
REF
В
REF
OUT
А. В.
DD
MODE
Исполнитель
Исполнитель
DRDY
SDOUT
SDIO
SCLK
Д. В.
DD
PIN ОПРЕДЕЛЕНИЯ ADS1211E
PIN
NO
NAME
ОПИСАНИЕ
1
В
3N
Инвертирующий вход канала 3.
2
В
2P
Неинвертирующего входной канал 2.
3
В
2N
Инвертирующий вход канала 2.
4
В
1P
Неинвертирующего входной канал 1.
5
В
1N
Обращая входной канал 1.
6
AGND
Analog Ground.
7
V
BIAS
Смещение выходное напряжение, V 3,3 номинальной.
8
Исполнитель
Не внутренне связаны.
9
Исполнитель
Не внутренне связаны.
10
CS
Chip Выбор входа.
11
DSYNC
Управляющий вход для синхронизации данных серийный выпуск.
12
X
В
Системные часы входа.
13
X
OUT
Системные часы выход (для Crystal или резонатора).
14
DGND
Цифровые Ground.
15
Д. В.
DD
Цифровой, поставка, +5 V номинала.
16
SCLK
Часы вход / выход для последовательного передачи данных.
17
SDIO
Серийный Ввод данных (может также функционировать как Serial Data
Output).
18
SDOUT
Серийный выходных данных.
19
DRDY
Данные Готов.
20
Исполнитель
Не внутренне связаны.
21
Исполнитель
Не внутренне связаны.
22
MODE
SCLK контроля входного сигнала (Мастер = 1, подчиненный = 0).
23
А. В.
DD
Analog, поставка, +5 V номинала.
24
REF
OUT
Номер на выходе: 2,5 V номинала.
25
REF
В
Номер входа.
26
В
4P
Неинвертирующего входного Channel 4.
27
В
4N
Инвертирующий вход Channel 4.
28
В
3P
Неинвер
ирующего входного канала 3.
ADS1211E PIN КОНФИГУРАЦИЯ
TOP VIEW
SSOP
®
7
ADS1210, 1211
Типичные кривые ДЕЯТЕЛЬНОСТИ
В T
= +25 ° C, А. В.
DD
= Д.
DD =
+5 V, F
XIN
= 10 МГц, программируемый усилитель установка 1, турбо режим Курс 1, REF
OUT
инвалидов, V
BIAS
инвалидов, а также внешние
2.5V ссылку, если не указано иное.
RMS против ШУМА Уровень входного напряжения
(60Гц скорость передачи данных)
Аналоговый вход дифференциального напряжения (V)
-5,0 -4,0 -3,0 -2,0 -1,0
0
1,0
2,0
3,0
4,0
5,0
RMS шума (стр / мин)
2,5
2,0
1,5
1,0
0,5
24
22
20
18
16
14
12
ЭФФЕКТИВНОЕ Решение против DATA RATE
(2.5MHz часы)
Data Rate (Гц)
1
10
100
1k
Эффективное разрешение в биты (RMS)
Turbo 1
Turbo 2
Turbo 4
Turbo 8
Turbo 16
24
22
20
18
16
14
12
ЭФФЕКТИВНОЕ Решение против DATA RATE
(5MHz часы)
Data Rate (Гц)
10
100
1k
Эффективное разрешение в биты (RMS)
Turbo 1
Turbo 2
Turbo 4
Turbo 8
Turbo 16
ЭФФЕКТИВНОЕ Решение против DATA RATE
(10 МГц часы)
Data Rate (Гц)
10
100
1k
Эффективное разрешение в биты (RMS)
Turbo 1
Turbo 2
Turbo 4
Turbo 8
Turbo 16
24
22
20
18
16
14
12
ЭФФЕКТИВНОЕ Решение против DATA RATE
Data Rate (Гц)
10
100
1k
Эффективное разрешение в биты (RMS)
PGA 1
24
22
20
18
16
14
12
10
PGA 2
PGA 4
PGA 16
PGA 8
24
22
20
18
16
14
12
ЭФФЕКТИВНОЕ Решение против DATA RATE
(1МГц часы)
Data Rate (Гц)
1
10
100
1k
Эффективное разрешение в биты (RMS)
Turbo 1
Turbo 2
Turbo 4
Turbo 8
Turbo 16
8
ADS1210, 1211
®
Тепловыделение против TURBO RATE MODE
(REF
OUT
Enabled)
Режим Turbo Оценить
10 МГц
1
2
4
8
16
Тепловыделение (мВт)
50,0
40,0
30,0
20,0
5MHz
2.5MHz
1MHz
Типичные кривые ДЕЯТЕЛЬНОСТИ
(Продолжение)
В T
= +25 ° C, А. В.
DD
= Д.
DD =
+5 V, F
XIN
= 10 МГц, программируемый усилитель установка 1, турбо режим Курс 1, REF
OUT
инвалидов, V
BIAS
инвалидов, а также внешние
2.5V ссылку, если не указано иное.
85,0
80,0
75,0
70,0
65,0
PSRR против ЧАСТОТЫ
PSRR (дБ)
0,1
1
10
100
Частота (Гц)
1k
10k
100K
120,0
115,0
110,0
CMRR против ЧАСТОТЫ
CMRR (дБ)
0,1
1
10
Частота (Гц)
100
1k
Тепловыделение против TURBO RATE MODE
(Внешний номер; REF
OUT
)
Режим Turbo Оценить
10 МГц
1
2
4
8
16
Тепловыделение (мВт)
40,0
30,0
20,0
10,0
5MHz
2.5MHz
1MHz
Линейности от температуры
(60Гц скорость передачи данных)
Аналоговый вход дифференциального напряжения (V)
-5
-4
-3
-2
-1
0
1
2
3
4
5
Интегральная нелинейность (стр / мин)
8
6
4
2
0
-2
-4
-6
-40 ° C
-5 ° C
+25 ° C
+55 ° C
+85 ° C
®
9
ADS1210, 1211
ANALOG
ANALOG INPUT
INPUT
(1)
УТИЛИЗАЦИИ V
BIAS
(1,2)
FULL-
ПРИМЕР
FULL-
ПРИМЕР
ШКАЛА
НАПРЯЖЕНИЕ
ШКАЛА
НАПРЯЖЕНИЕ
GAIN
АССОРТИМЕНТ
АССОРТИМЕНТ
(3)
АССОРТИМЕНТ
АССОРТИМЕНТ
(3)
УСТАНОВКА
(V)
(V)
(V)
(V)
1
10
От 0 до 5
40
± 10
2
5
1,25 до 3,75
20
± 5
4
2,5
1,88 до 3,13
10
± 2,5
8
1,25
2,19 до 2,81
5
± 1,25
16
0,625
2,34 до 2,66
2,5
± 0,625
Примечание: (1) С 2.5V ссылки, такие, как внутренние ссылки. (2) Это
Например использует схему на рисунке 12. Другие диапазоны входных возможно. (3)
ADS1210/11 позволяет синфазное напряжение тех пор, пока абсолютное
входного напряжения на
В
P или
В
N не опускается ниже или выше AGND А.В.
DD
.
Основы работы
ADS1210 и ADS1211 являются точными, высокие динамические
диапазона, автоматической калибровкой, 24-бит, дельта-сигма АЦП
способны достичь очень высокого разрешения цифрового результатов.
Каждый из них содержит программируемый усилитель (PGA);
второго порядка дельта-сигма-модулятора; программируемых Digi-
Таль фильтр, микроконтроллер в том числе инструкции, Com-
спрос и калибровка регистров; последовательный интерфейс; часы
generator цепи, а также внутренние 2.5V ссылки.
ADS1211 включает 4-канальный мультиплексор ввода.
Для того, чтобы обеспечить низкий уровень шума систе
мы, общего режима отвергнуть-
Тион в 115 дБ и превосходное отказа питания,
проектирование топологии на основе полного дифференциального включения
конденсатор архитектуры. Турбо режим, уникальной особенностью
ADS1210/11, могут быть использованы для повышения частоты дискретизации
входной конденсатор, который обычно 19.5kHz с 10 МГц
часов. По программирования регистр команд, образ-
pling ставка может быть увеличена до 39kHz, 78kHz, 156kHz, или
312kHz. Каждое увеличение скорости результаты пробы в рост
производительности при сохранении того же выходной скорости передачи данных.
Программируемый усилитель (PGA) от ADS1210 /
11 может быть установлен на прибыль в 1, 2, 4, 8 или 16-существенно
увеличения динамического диапазона преобразователя и упрощения-
ING интерфейс для наиболее распространенных преобразователей (см. Таблицу
I). Этот выигрыш реализуется за счет увеличения числа
образцов, взятых от входной конденсатор для 19.5kHz
получить от 1 до 312kHz для усиления 16. Поскольку режим Turbo
и PGA функции как осуществляется путем изменения
частота дискретизации входной конденсатор, сочетание
от PGA усиления и режим Turbo Рейтинг ограничен до 16 (см.
Таблица II). Например, при использовании режима Turbo Курсы
8 (156kHz на 10 МГц), максимальный коэффициент усиления PGA значение 2.
Таблица I. Полный диапазон шкалы против Настройка PGA.
TURBO MODE RATE
Доступные настройки PGA
1
1, 2, 4, 8, 16
2
1, 2, 4, 8
4
1, 2, 4
8
1, 2
16
1
ТАБЛИЦА II. Доступные настройки PGA против Turbo Оценить режиме.
Скорость передачи данных производства ADS1210/11 может варьироваться от
нескольки
х герц до целых 15625 кГц, торговля с нижней
резолюции результаты высокие скорости передачи данных. Кроме того, данные
Скорость определяет первый нулевой "цифровой фильтр и наборы
-3 ДБ точки ввода пропускной способности (см. цифровой фильтр
раздел). Изменение скорости передачи данных не ADS1210/11
привести к изменению частоты дискретизации входной конденсатор.
Скорость передачи данных эффективно устанавливает количество образцов, которые
используются в цифровых фильтров, чтобы получить результат преобразования.
Ниже скорость передачи данных приводит к более высоким разрешением, низким входным
пропускной способности, а также различные вырезки частотах, чем выше
скорости передачи данных. Это не приводит ни к каким изменениям в входного импеданса
или частотный модулятор, или какой-либо заметного изменения во власти
потребления.
ADS1210/11 также включает в себя полный бортовой калибровки
Тион, что можно исправить для внутреннего смещения и усиления ошибки или
ограниченный доступ к внешнему системных ошибок. Внутренней калибровки может быть
бежать, когда это необходимо, или автоматически и непрерывно
фоновом режиме. Система калибровки можно запускать по мере необходимости и
соответствующие входные напряжения должны быть предоставлены ADS1210 /
11. По этой причине нет непрерывной системы Calibra-
Тион режиме. Калибровки регистров полностью читаемым и
записи. Эта функция позволяет для переключения между различными
конфигураций-различных скоростей передачи данных, режим Turbo цены, и
получить настройки, без повторной калибровки.
Различные параметры, цены, режимы работы, и регистры
ADS1210/11 являются чтение и запись через синхронный последовательный
интерфейс. Этот интерфейс может работать в любом самостоятельно тактовой
режиме (Мастер Mode) или внешней тактовой режиме (Slave
Mode). В режиме мастера, серийный часы (SCLK) частоты
частота составляет половину от ADS1210/11 X
В
тактовая частота.
Это является важным фактором для многих систем и
может установить максимальную ADS1210/11 часы, которые могут быть
используется.
Высокая разрешающая способность и гибкость позволяют ADS1210/11
этих преобразователей для заполнения разнообразных A / D преобразования
задач. В целях обеспечения того, чтобы конкретная конфигурация будет
встретиться с поставленными задачами, Есть несколько важных пунктов
, которые должны быть рассмотрены. К ним относятся (но, конечно,
не ограничиваясь ими) необходимо разрешение, требуется линейность,
требуемый входной пропускной способности, потребления цель власти, и сен-
Выходное напряжение сор.
Остальная часть данной спецификации обсуждаются работы
ADS1210/11 в деталях. В целях обеспечения для облегчения
сравнения различных конфигураций, "эффективные разрешением
Тион "используется как добротности для большинства таблиц и
графов. Например, в таблице III приводится сравнение
скорость передачи данных (-3 дБ и полосы пропускания входного) в зависимости от настройки на PGA
Режим Turbo со скоростью 1 и тактовой частотой 10 МГц. См.
Определение терминов раздел для определения эффективной
резолюции.
10
ADS1210, 1211
®
DATA
-3 ДБ
RATE
ЧАСТОТА
(HZ)
(HZ)
G = 1
G = 2
G = 4
G = 8
G = 16
10
2,62
21,5
21,0
21,0
21,0
20,0
25
6,55
20,5
20,5
20,5
20,0
19,5
30
7,86
20,5
20,5
20,5
20,0
19,5
50
13,1
20,0
20,0
20,0
19,5
19,0
60
15,7
19,5
19,5
19,5
19,0
19,0
100
26,2
18,0
18,0
18,0
18,0
18,0
250
65,5
15,0
15,0
15,0
15,0
15,0
500
131
12,5
12,5
12,5
12,5
12,5
1000
262
10,0
10,5
10,0
10,0
10,0
Эффективное разреше
ие (BITS RMS)
ТАБЛИЦА III. Эффективные резолюции против скоростью передачи данных и усиления
Настройка. (Turbo Оценить Режим 1 и 10 МГц
часы.)
ОПРЕДЕЛЕНИЕ УСЛОВИЙ
Была предпринята попытка в соответствие с терми-
nology, используемых в данной спецификации. В этой связи, определение
каждого термина дается следующим образом:
Аналогового ввода-дифференциального напряжения для аналогового сигнала
, которая полностью дифференциальных напряжений можно сравнить
, что и инструментального усилителя. Например, если оба
аналоговые входы ADS1210 находятся на 2.5V, то раз-
альных напряжение 0В. Если кто-то на 0В и других на 5V, то
Величина напряжения дифференциальных 5В. Но, это дело
независимо от входа на 0В и который находится на 5V, в то время как
цифровой выходной результат совершенно иной.
Аналогового напряжения дифференциальный вход дается последующей
уравнение:
В
P -
В
N. Таким образом, положительное цифровой выход
производится всякий раз, когда аналоговое напряжение дифференциального входа
положительное, а отрицательное цифровой выход получается при-
все дифференциальных отрицательный.
Например, если преобразователь настроен с 2.5V
полномочий и помещен в прибыль установка 2, полный положительных
масштаб продукция производится, когда дифференциальный вход аналогового
является 2.5V. Отрицательные полномасштабной продукция производится, когда
дифференциальных-2.5V. В каждом случае фактические значения входного напряжения
должны оставаться в рамках AGND А. В.
DD
диапазона (см. таблицу).
Фактические Analog входное напряжение-напряжение в любой момент
аналогового ввода по сравнению с AGND.
Полный диапазон шкалы (FSR) - К
ак и большинство АЦП
полномасштабной спектр ADS1210/11 определяется как
"Вход", который производит положительное полномасштабной цифровой выход
минус "вход", которая производит отрицательное полномасштабной
цифровой выход.
Например, если преобразователь настроен с 2.5V
полномочий и помещен в прибыль установка 2, полномасштабной
диапазон: [2.5V (положительный полная шкала) минус 2.5V (отрицательный
полная шкала)] = 5В.
Типичные Analog Диапазон входного напряжения-Этот термин де-
книжники фактический диапазон напряжения аналоговых входов, которые
будет охватывать масштабе диапазона преобразователя полном объеме, при условии, что
Каждый вход имеет синфазное напряжение, которое больше
REF
В
/ PGA и меньше (AV
DD
- REF
В
/ PGA).
LSB Weight =
Полная - Диапазон
2
N
Например, если преобразователь настроен с 2.5V
полномочий и помещен в прибыль установка 2, типичный вход
диапазон напряжения 1,25 до 3.75V. Тем не менее, входной диапазон
0В до 2,5 В или 2.5V до 5V будет также охватывать преобразователя
полномасштабного диапазона.
Напряжение Span-Это просто величина типичных
аналоговый диапазон входного напряжения. Например, когда преобразователь
конфигурируется с 2.5V полномочий и помещен в прибыль
установка 2, напряжение диапазон ввода 2.5V.
Наименее значительные Bit (LSB) Вес-Это теоретически
кал величина напряжения, дифференциального напряжения на
аналоговый вход придется изменить для того, чтобы соблюдать
изменения в выходных данных 1 младший значащий разряд. Это
вычисляется следующим образом:
где N это количество битов в цифровой выход.
Эффективное разрешение-эффективное решение
ADS1210/11 в той или иной конфигурации могут быть выражены
в двух различных зданий: бит RMS (относительно продукции) и
микровольт RMS (ссылки на входе). Компьютерная непосредственно
от выходного преобразователя данных, каждый из статистических рас-
lation на основе заданного числа результатов. Зная, 1,
другие могут быть вычислены следующим образом:
10В показатель в каждой расчета представляет собой полномасштабный
Диапазон ADS1210/11 в завоевании установка 1. Это означает,
, что оба подразделения являются абсолютной выражения разрешающей
производительность в разных конфигурациях может быть непосредственно ком-
по сравнению независимо от единиц. Сравнивая разрешение
различных условиях усиления выражается в битах RMS требует AC-
счета для настройки PGA.
Главное контрольно-общий термин для внешней
микроконтроллер, микропроцессор, или цифровой сигнальный процессор
которая управляет функционированием и ADS1210/11
получение выходных данных.
ER в битах RMS =
20 • Войти
10 V
PGA
ER в Vrms
-1 76.
6. 02
ER в Vrms =
10
10 V
PGA
6. 02 • ER в битах RMS +1 76.
20
®
11
ADS1210, 1211
е
DATA
=
е
XIN
• Режим Turbo
512 • Отношение Прореживание +1
(
)
е
DATA
=
е
XIN
• Режим Turbo
512 • DecimationRatio +1
(
)
, Т
DATA
=
1
е
DATA
ФИЛЬТР ОТВЕТ
Частота (Гц)
-40
-60
-80
-100
-120
-140
-160
45
46
47
48
49
50
51
52
53
54
55
ФИЛЬТР ОТВЕТ
Частота (Гц)
0
-20
-40
-60
-80
-100
-120
-140
-160
0
50
100
150
200
250
300
Прибыль (дБ)
Прибыль (дБ)
Нормированные DIGITAL ОТВЕТ ФИЛЬТР
Частота (Гц)
0
-20
-40
-60
-80
-100
-120
-140
-160
0
1
2
3
4
5
6
Прибыль (дБ)
Рис 3. Цифровой фильтр Ответ на скорость передачи данных 60 Гц.
е
MOD
=
е
XIN
• Режим Turbo
512
е
SAMP
=
е
XIN
• Turbo • Режим усиления Настройка
512
Рис 1. Нормированная Цифровые Ответ фильтр.
Рис 2. Цифровой фильтр Ответ на скорость передачи данных 50 Гц.
Если эффективное разрешение в 50 Гц или 60 Гц скорость передачи данных не
адекватной для конкретного приложения, а затем линии электропередачи частоты
частотах еще можно отклонил операционной ADS1210/11
на 25/30Hz, 16.7/20Hz, 12.5/15Hz и т.д. Если выше скорость передачи данных
необходимо, то линия частоты власть должна быть либо отклонено
до перехода (с аналоговых режекторный фильтр), либо после
преобразования (с цифровой режекторный фильтр работает на основных
контроллера).
е
XIN
- Частота кварцевого генератора или CMOS
совместимый входного сигнала на X
В
вход ADS1210/11.
е
MOD
- Частота или скорость, с которой модулятор
ADS1210/11 работает, определяется по следующей формуле:
е
SAMP
- Частота и скорость переключения на входе
выборки конденсатора. Значение определяется по следующей
уравнение:
е
DATA
, Т
DATA
- Частоты цифрового вывода данных
производства ADS1210/11 или обратная величина этого (
период), соответственно, F
DATA
упоминается также, как скорость передачи данных.
Преобразование цикла термин "цикла преобразования", как правило
относится к дискретным / D конверсионной операции, такие, как
выполняемых последовательных приближений преобразователя. Как
, использованный здесь, цикл преобразования относится к т
DATA
период времени.
Тем не менее, каждый цифровой выход действительно основывается на модуляц
и
осциллятора результаты за последние три т
DATA
периоды времени.
DIGITAL ФИЛЬТР
Цифровой фильтр ADS1210/11 вычисляет выходной
результат, основанный на самых последних результатах дельта-сигма
модулятора. Число модулятор результаты, которые используются
зависит от соотношения прореживание набора в командной Регис-
тер. На самом базовом уровне, цифровой фильтр, можно считать
как просто усреднения модулятора и представление результатов
эта величина, как цифровой выход.
Хотя прореживание соотношение определяет число модуляции
осциллятора результатов в использовании, работает быстрее, модулятор на более высоких Turbo
Режимы. Эти две позиции, вместе с ADS1210/11
Тактовая частота, определить скорость передачи данных, выход:
Кроме того, поскольку результат преобразования в основном среднем
скорость передачи данных определяет, где в результате вырезами в
цифрового фильтра. Например, если скорость передачи данных, выход 1 кГц,
Затем частота 1кГц ввода составит в среднем к нулю в течение
1ms цикла преобразования. Кроме того, 2 кГц частоты входного
будут в среднем до нуля и т.д.
Таким образом, скорость передачи данных может быть использована для установления конкретных паз
частот в цифровых реагирования фильтра (см. рис 1 для
нормированные ответ цифрового фильтра). Например, если
отклонение частоты линии власти, что желательно, то данные
Скорость можно просто установить на частоту линии электропередачи. Данные
2 и 3 показывают, цифровой фильтр для ответа скорость передачи данных
50 и 60 Гц соответственно.
ФИЛЬТР ОТВЕТ
Частота (Гц)
-40
-60
-80
-100
-120
-140
-160
55
56
57
58
59
60
61
62
63
64
65
ФИЛЬТР ОТВЕТ
Частота (Гц)
0
-20
-40
-60
-80
-100
-120
-140
-160
0
50
100
150
200
250
300
Прибыль (дБ)
Прибыль (дБ)
12
ADS1210, 1211
®
Фильтр уравнения
Цифровой фильтр характеризуется следующими передачи
функции:
где N является Прореживание Ratio.
Этот фильтр имеет (грех (х) / х)
3
ответ и называется синк
3
фильтр. Для ADS1210/11, этот тип фильтра позволяет данных
курс, который будет изменен в очень широком диапазоне (около 4 заказов
величины). Тем не менее, -3 дБ точки фильтр 0,262
раз скорости передачи данных. И, как видно на рисунках 1 и 2,
отказ в полосе (частоты выше, чем
первого надреза частоты) может быть только-40дБ.
Эти факторы должны быть рассмотрены в общей системе
конструкции. Например, при 50 Гц скорость передачи данных, значительная
Сигнал на 75Hz может псевдоним обратно в полосе пропускания 25 Гц в.
Передний конец аналогового может быть разработана, чтобы обеспечить необходимое
затухания для предотвращения наложения, или система может просто
предоставлять эту сути. Другая возможность заключается в повышении
скорость передачи данных, а затем после фильтрации с цифровой фильтр
Основной контроллер.
Фильтр Расселение
Число модулятор результаты, которые используются для вычисления каждого
Результат преобразования в три раза Прореживание Ratio. Это
означает, что любой шаг изменения (или любого канала изменится
ADS1211) потребуется по крайней мере три переходов в полном объеме
решить. Однако, если изменение происходит асинхронно, то в
не менее четырех переходов, необходимые для обеспечения полной установки
tling. Так, например, ADS1211, четвертый преобразования
результат после канал изменения будут в силе (см. рисунок 4).
| H (F) | =
грех
π • F • N
е
MOD
N • грех
π • е
е
MOD
3
эффективное разрешение вывода данных на данной скорости передачи данных,
но есть также увеличение рассеиваемой мощности. Д
ля Turbo
Режим Цены 2 и 4, увеличение незначительно. Для номера 8 и
16, рост более существенный. См. Типичные Perfor-
Манс-кривых для получения дополнительной информации.
В режиме Turbo Курсы 16, ADS1210/11 можем предложить 20
биты эффективного разрешения на 1кГц скорости передачи данных. Сравнение
эффективной резолюции по сравнению с турбо режим Цены и выходных
скорость передачи данных показано в таблице IV а в таблице V приведены
соответствующего уровня шума в μ Vrms.
TURBO MODE
ADS1210/11 предлагает уникальный режим Turbo функция, которая
могут быть использованы для увеличения модулятор частоту дискретизации в 2, 4,
8 или 16 раз нормально. С увеличением модулятор
частота дискретизации, не может быть существенное увеличение
Данные
Turbo
Turbo
Turbo
Turbo
Turbo
Скорость
Режим
Режим
Режим
Режим
Режим
(Гц)
Рейтинг 1
Рейтинг 2
Рейтинг 4
Рейтинг 8
Рейтинг 16
10
21,5
22,0
22,5
20
21,0
22,0
22,0
22,5
40
20,0
21,5
22,0
22,5
23,0
50
20,0
21,5
21,5
22,0
23,0
60
19,5
21,0
21,5
22,0
23,0
100
18,0
20,0
21,0
21,5
22,5
1000
10,0
12,5
15,0
17,5
20,0
Эффективное разрешение (биты RMS)
ТАБЛИЦА IV. Эффективные резолюции против скоростью передачи данных и режим Turbo
Оценить. (Прибыль установки 1 и 10 МГц часы.)
DATA
TURBO
TURBO
TURBO
TURBO
TURBO
RATE
MODE
MODE
MODE
MODE
MODE
(Гц)
СТАВКА 1
RATE 2
RATE 4
RATE 8
RATE 16
10
2,9
1,7
1,3
20
4,3
2,1
1,7
1,3
40
6,9
3,0
2,3
1,6
1,0
50
8,1
3,2
2,4
1,8
1,0
60
10,5
3,9
2,6
1,9
1,0
100
26,9
6,9
3,5
2,7
1,4
1000
6909,7
1354,5
238,4
46,6
7,8
ТАБЛИЦА В. Уровень шума против скоростью передачи данных и Turbo Оценить режиме.
(Прибыль установки 1 и 10 МГц часы.)
Уровень шума (
μ
Vrms)
Режим функция Turbo позволяет компромиссов быть сделано
между ADS1210/11 X
В
Тактовая частота, мощность дис-
pation и эффективного разрешения. Если 5MHz часы доступны
но 10 МГц часов, необходимых для достижения желаемого perfor-
Манс, турбо режим Курсы 2X приведет к той же
эффективное разрешение. Таблица VI приводится сопоставление
Эффективное разрешение на разных тактовых частот, скорости передачи данных,
Цены и Turbo режиме.
DATA
X
В
CLOCK
TURBO
ЭФФЕКТИВНОЕ
RATE
ЧАСТОТА
MODE
Решение
(Гц)
(МГц)
RATE
(Bits RMS)
60
10
1
19,5
60
5
2
19,5
60
2,5
4
19,5
60
1,25
8
19,5
60
0,625
16
19,5
100
10
1
18,0
100
5
2
18,0
100
2,5
4
18,0
100
1,25
8
18,0
100
0,625
16
18,0
ТАБЛИЦА VI. Эффективные резолюции против скорость передачи данных, часы
Частота и Turbo Оценить режиме. (Прибыль установки
расщепления 1.)
Рис 4. Асинхронный ADS1210/11 аналогового ввода вольт-
Шаг возраста или ADS1211 Источник Изменения в полном объеме
Установившаяся выходных данных.
DRDY
Серийный
I / O
Действительный
Данные
Действительный
Данные
Действительный
Данные
Действительный
Данные
Данные
не
Действительный
Данные
не
Действительный
Данные
не
Действительный
Значительные изменения аналогового ввода
или
ADS1211 Источник изменении
т
DATA
®
13
ADS1210, 1211
Режим Turbo Рейтинг (TMR) программируются через Сэм
pling частота бит регистр команд. В связи с
увеличение ввода конденсатора частота дискретизации выше Turbo
Режим настройки приводит к снижению сопротивления аналоговый вход;
В
Сопротивление (Ω) = (10 МГц / ж
XIN
) • 4.3E6 / (G • TMR)
где G является увеличение параметра. Потому что модулятор ставка также
изменения в непосредственной связи с турбо режим настройки выше
значения приведет к снижению сопротивления для БС
В
вход:
REF
В
Сопротивление (Ω) = (10 МГц / ж
XIN
) • 1E6/TMR
Режим Turbo Рейтинг может быть установлен в 1, 2, 4, 8 или 16. Консультироваться
графиками, приведенными на Типичные Графики характеристик для полного
Подробная информация об испо
нении ADS1210/11, действующих в
Режим Turbo различные цены. Имейте в виду, что более высокие Turbo
Режим цены приведет к уменьшению доступных настроек получить как показано на рисунке
в таблице II.
Программируемый усилитель
Программируемым коэффициентом усиления усилителя получить настройки программируется
посредством усиления PGA бит регистр команд. Изменения
в настройки усиления (G) по программируемым коэффициентом усиления усилителя
приводит к увеличению входной конденсатор частоты дискретизации
частоты. Таким образом, получить более высокие значения приведет к снижению аналогового
входной импеданс:
В
Сопротивление (Ω) = (10 МГц / ж
XIN
) • 4.3E6 / (G • TMR)
где ПМР режим Turbo рейтингом. Потому что модулятор
скорость не зависит от коэффициента усиления настройки входного импе-
Анс видели на REF
В
не меняется.
PGA может быть установлен на завоевания 1, 2, 4, 8 или 16. Эти усиления
Настройки с их результате полномасштабного диапазона и типичное
Диапазон напряжения приведены в таблице I. Имейте в виду, что повышение
Режим Turbo цены приведет к уменьшению имеющихся получить настройки
показано в Таблице II.
SOFTWARE GAIN
Отличная производительность, гибкость и низкая стоимость
ADS1210/11 позволяют Конвертор которые предстоит рассмотреть на де-
знаки, которые обычно не нужна 24-битный АЦП. Для
Например, многие проекты используют 12-битный преобразователь и высокой
получить INA и PGA для оцифровки сигналов низкой амплитуды. Для
некоторых из этих случаев, ADS1210/11 само по себе может быть
решения, хотя максимальная прибыль ограничена до 16 лет.
Чтобы обойти ограничения усиления, цифровой результат
просто сдвинут вверх на "п" бит в главный ди
петчер-
в результате усиления "п" раз G, где G является усиление
настройки. Хотя такого рода манипуляций с выходными данными
Очевидно, это легко не заметить, насколько можно получить
увеличить таким образом на 24-битный преобразователь.
Например, переход результат до трех бит, когда
ADS1210/11 установлен на усиление 16 результатов эффективного усиления
128. При более низких скоростей передачи данных, конвертер легко обеспечить
более 12 бит разрешения. Даже больше выгоды
это возможно. Ограничение сочетание необходимых данных
скорость, желаемый низкий уровень шумов, и просили линейности.
КАЛИБРОВКА
ADS1210/11 предлагает несколько различных типов калибровки
Тион, и особенно калибровки желаемого запрограммирован
через регистр команд. В случае Справочная
Калибровки, калибровка будет повторять через регулярные промежутки времени
на неопределенный срок. Для всех остальных, калибровка выполняется один раз
и нормальная работа возобновилась.
Каждый тип калибровки подробно рассматриваются в их соответ-
Tive разделе. В общем, калибровка рекомендуется imme-
ственно после включения и, когда есть "значительный"
изменения в операционной среде. Количество изменений
, которые должны вызывать повторной калибровки зависит от
применения, эффективное разрешение и т.д. Где высокой точности
важно, повторной калибровки должно быть сделано на изменения в
температуры и питания. Во всех случаях повторной калибровки
should be done when the gain, Turbo Mode, or data rate is
изменилось.
After a calibration has been accomplished, the Offset Cali-
bration Register and the Full-Scale Calibration Register
contain the results of the calibration. The data in these
registers are accurate to the effective resolution of the
ADS1210/11's mode of operation during the calibration.
Thus, these values will show a variation (or noise) equiva-
lent to a regular conversion result.
For those cases where this error must be reduced, it is
tempting to consider running the calibration at a slower data
rate and then increasing the con
verter's data rate after the
calibration is complete. Unfortunately, this will not work as
expected. The reason is that the results calculated at the
slower data rate would not be valid for the higher data rate.
Instead, the calibration should be done repeatedly. После
each calibration, the results can be read and stored. После
desired number of calibrations, the main controller can
compute an average and write this value into the calibration
registers. The resulting error in the calibration values will be
reduced by the square root of the number of calibrations
which were averaged.
The calibration registers can also be used to provide system
offset and gain corrections separate from those computed by
the ADS1210/11. For example, these might be burned into
E
2
PROM during final product testing. On power-on, the
main controller would load these values into the calibration
registers. A further possibility is a look-up table based on the
current temperature.
Note that the values in the calibration registers will vary from
configuration to configuration and from part to part. Существует
no method of reliably computing what a particular calibration
register should be to correct for a given amount of system
error. It is possible to present the ADS1210/11 with a known
amount of error, perform a calibration, read the desired
calibration register, change the error value, perform another
calibration, read the new value and use these values to
interpolate an intermediate value.
14
ADS1210, 1211
®
Valid
Данные
DRDY
Серийный
I / O
Valid
Данные
SOC
(1)
т
DATA
Нормальный
Режим
Смещение
Calibration on
System Offset
(2)
Аналоговый
Вход
Преобразование
System Offset
Calibration Mode
Possibly
Valid
Данные
Possibly
Valid
Данные
Нормальный
Режим
NOTES: (1) SOC = System Offset Calibration instruction.
(2) In Slave Mode, this function requires 4 cycles.
Valid
Данные
DRDY
Серийный
I / O
Valid
Данные
SC
(1)
т
DATA
Нормальный
Режим
Valid
Данные
Valid
Данные
Нормальный
Режим
Смещение
Calibration on
Internal Offset
(2)
Self-Калибровка
Режим
Full-Scale
Calibration on
Internal Full-Scale
Аналоговый
Вход
Преобразование
NOTES: (1) SC = Self-Calibration instruction. (2) In Slave Mode, this function requires 4 cycles.
Рисунок 5. Self-Calibration Timing.
Mode bits are reset to 000 (Normal Mode). A single conver-
sion is done with DRDY HIGH. After this conversion, the
DRDY signal goes LOW indicating resumption of normal
операции.
Normal operation returns within a single conversion cycle
because it is assumed that the input voltage at the converter’s
input is not removed immediately after the offset calibration
is performed. In this case, the digital filter already contains
a valid result.
For full system calibration, offset calibration must be per-
formed first and then full-scale calibration. Кроме того,
offset calibration error will be the rms sum of the conversion
error and the noise on the system offset voltage. См.
System Calibration Limits section for information regarding
the limits on the magnitude of the system offset voltage.
System Full-Scale Calibration
A system full-scale calibration is performed after the bits
011 have been written to the Command Register Operation
Mode bits (MD2 through MD0). This initiates the following
sequence (see Figure 7). At the start of the next conversion
cycle, the DRDY signal will not go LOW but will remain
HIGH and will continue to remain HIGH throughout the
calibration sequence. The full-scale calibration will be per-
formed on the differential input voltage (2 • REF
В
/G)
present at the converter's input over the next three conver-
sion periods (four in Slave Mode). When this is done, the
Operation Mode bits are reset to 000 (Normal Mode).
single conversion is done with DRDY HIGH. After this
conversion, the DRDY signal goes LOW indicating resump-
tion of normal operation.
FIGURE 7. System Full-Scale Calibration Timing.
Self-Калибровка
A self-calibration is performed after the bits 001 have been
written to the Command Register Operation Mode bits
(MD2 through MD0). This initiates the following sequence
at the start of the next conversion cycle (see Figure 5).
DRDY signal will not go LOW but will remain HIGH and
will continue to remain HIGH throughout the calibration
последовательности. The inputs to the sampling capacitor are discon-
nected from the converter's analog inputs and are shorted
вместе. An offset calibration is performed over the next
three conversion periods (four in Slave Mode). Тогда,
input to the sampling capacitor is connected across REF
В
,
and a full-scale calibration is performed over the next three
conversions.
After this, the Operation Mode bits are reset to 000 (normal
mode) and the input capacitor is reconnected to the input.
Conversions proceed as usual over the next three cycles in
order to fill the digital filter. DRDY remains HIGH during
this time. On the start of the fourth cycle, DRDY goes LOW
indicating valid data and resumption of normal operation.
System Offset Calibration
A system offset calibration is performed after the bits 010
have been written to the Command Register Operation
Mode bits (MD2 through MD0). This initiates the following
sequence (see Figure 6). At the start of the next conversion
cycle, the DRDY signal will not go LOW but will remain
HIGH and will continue to remain HIGH throughout the
calibration sequence. The offset calibration will be per-
formed on the differential input voltage present at the
converter's input over the next three conversion periods
(four in Slave Mode). When this is done, the Operation
Рисунок 6. System Offset Calibration Timing.
Valid
Данные
DRDY
Серийный
I / O
Valid
Данные
SFSC
(1)
т
DATA
Нормальный
Режим
Full-Scale
Calibration on
System Full-Scale
(2)
Аналоговый
Вход
Преобразование
System Full-Scale
Calibration Mode
Possibly
Valid
Данные
Possibly
Valid
Данные
Нормальный
Режим
NOTES: (1) SFSC = System Full-Scale Calibration instruction.
(2) In Slave Mode, this function requires 4 cycles.
®
15
ADS1210, 1211
Нормальный
Режим
Background Calibration
Режим
Valid
Данные
DRDY
Серийный
I / O
Valid
Данные
BC
(1)
т
DATA
Смещение
Calibration on
Internal Offset
(2)
Аналоговый
Вход
Преобразование
Аналоговый
Вход
Преобразование
Cycle Repeats
with Offset
Калибровка
Full-Scale
Calibration on
Internal Full-Scale
NOTES: (1) BC = Background Calibration instruction. (2) In Slave Mode, the very first offset
calibration will require 4 cycles. All subsequent offset calibrations will require 3 cycles.
Normal operation returns within a single conversion cycle
because it is assumed that the input voltage at the converter’s
input is not removed immediately after the full-scale calibra-
tion is performed. In this case, the digital filter already
contains a valid result.
For full system calibration, offset calibration must be per-
formed first and then full-scale calibration. Калибровки
error will be a sum of the rms noise on the conversion result
and the input signal noise. See the System Calibration Limits
section for information regarding the limits on the magni-
tude of the system full-scale voltage.
Pseudo System Calibration
The Pseudo System Calibration is performed after the bits
100 have been written to the Command Register Operation
Mode bits (MD2 through MD0). This initiates the following
sequence (see Figure 8). At the start of the next conversion
cycle, the DRDY signal will not go LOW but will remain
HIGH and will continue to remain HIGH throughout the
calibration sequence. The offset calibration will be performed
on
the differential input voltage present at the converter’s
input over the next three conversion periods (four in Slave
Mode). Then, the input to the sampling capacitor is discon-
nected from the converter's analog input and connected
across REF
В
. A gain calibration is performed over the next
three conversions.
After this, the Operation Mode bits are reset to 000 (normal
mode) and the input capacitor is then reconnected to the
FIGURE 8. Pseudo System Calibration Timing.
FIGURE 9. Background Calibration Timing.
Valid
Данные
DRDY
Серийный
I / O
Valid
Данные
PSC
(1)
т
DATA
Нормальный
Режим
Valid
Данные
Valid
Данные
Нормальный
Режим
Смещение
Calibration on
System Offset
(2)
Pseudo System
Calibration Mode
Full-Scale
Calibration on
Internal Full-Scale
Аналоговый
Вход
Преобразование
NOTES: (1) PSC = Pseudo System Calibration instruction. (2) In Slave Mode, this function requires 4 cycles.
input. Conversions proceed as usual over the next three
cycles in order to fill the digital filter. DRDY remains
HIGH during this time. On the next cycle, the DRDY signal
goes LOW indicating valid data and resumption of normal
операции.
The system offset calibration range of the ADS1210/11
is limited and is listed in the Specifications Table. Для
more information on how to use these specifications, see
the System Calibration Limits section. To calculate V
Операционная система
,
use 2 • REF
В
/GAIN for V
FS
.
Background Calibration
The Background Calibration Mode is entered after the bits
101 have been written to the Command Register Operation
Mode bits (MD2 through MD0). This initiates the following
continuous sequence (see Figure 9). At the start of the next
conversio
n cycle, the DRDY signal will not go LOW but
will remain HIGH. The inputs to the sampling capacitor are
disconnected from the converter's analog input and shorted
вместе. An offset calibration is performed over the next
three conversion periods (in Slave Mode, the very first offset
calibration requires four periods and all subsequent offset
calibrations require three periods). Then, the input capacitor
is reconnected to the input. Conversions proceed as usual
over the next three cycles in order to fill the digital filter.
DRDY remains HIGH during this time. On the next cycle,
the DRDY signal goes LOW indicating valid data.
16
ADS1210, 1211
®
Also, during this cycle, the sampling capacitor is discon-
nected from the converter's analog input and is connected
across REF
В
. A gain calibration is initiated and proceeds
over the next three conversions. After this, the input capaci-
tor is once again connected to the analog input. Conversions
proceed as usual over the next three cycles in order to fill the
digital filter. DRDY remains HIGH during this time. В
next cycle, the DRDY signal goes LOW indicating valid
data, the input to the sampling capacitor is shorted, and an
offset calibration is initiated. At this point, the Background
Calibration sequence repeats.
In essence, the Background Calibration Mode performs
continuous self-calibration where the offset and gain cali-
brations are interleaved with regular conversions. Таким образом,
data rate is reduced by a factor of 6. Преимущество в том, что
the converter is continuously adjusting to environmental
changes such as ambient or component temperature (due to
airflow variations).
The ADS1210/11 will remain in the Background Calibra-
tion Mode indefinitely. To move to any other mode, the
Command Register Operation Mode bits (MD2 through
MD0) must be set to the appropriate values.
System Calibration Offset and Full-Scale
Calibration Limits
The System Offset and Full-Scale Calibration range of the
ADS1210/11 is limited and is listed in the Specifications
Таблица. The range is specified as:
(V
FS
– | V
Операционная система
|) < 1.3 • (2 • REF
В
)/GAIN
(V
FS
– | V
Операционная система
|) > 0.7 • (2 • REF
В
)/GAIN
где V
FS
is the system full-scale voltage and | V
Операционная система
| is the
absolute value of the system offset voltage. В следующем
discussion, keep in mind that these voltages are differential
напряжения.
For example, with the internal reference (2.5V) and a gain of
two, the previous equations become (after some manipulation):
V
FS
– 3.25 < V
Операционная система
<V
FS
– 1.75
Если V
FS
is perfect at 2.5V (positive full-scale), then V
Операционная система
должен
be greater than –0.75V and less than 0.75V. Thus, when offset
calibration is performed, the positive input can be no more
than 0.75V below or above the negative input. If this range is
exceeded, the ADS1210/11 may not calibrate properly.
This calculation method works for all gains other than one.
For a gain of one and the internal reference (2.5V), the
equation becomes:
V
FS
– 6.5 < V
Операционная система
<V
FS
– 3.5
With a 5V positive full-scale input, V
Операционная система
must be greater than
–1.5V and less than 1.5V. Since the offset represents a
common-mode voltage and the input voltage range in a gain
of one is 0V to 5V, a common-mode voltage will cause the
actual input voltage to possibly go below 0V or above 5V.
The specifications also show that for the specifications to be
valid, the input voltage must not go below AGND by more
than 30mV or above AV
DD
by more than 30mV.
This will be an important consideration in many systems
which use a 2.5V or greater reference, as the input range is
constrained by the expected power supply variations. В
addition, the expected full-scale voltage will impact the
allowable offset voltage (and vice-versa) as the combination
of the two must remain within the power supply and ground
potentials, regardless of the results obtained via the range
calculation shown previously.
There are only two solutions to this constraint: either the
system design must ensure that the full-scale and offset
voltage variations will remain within the power supply and
ground potentials, or the part must be used in a gain of 2 or
больше.
SLEEP MODE
The Sleep Mode is entered after the bits 110 have been
written to the Command Register Operation Mode bits
(MD2 through MD0). This mode is exited by entering a new
mode into the MD2-MD0 bits.
The Sleep Mode causes the analog section and a good deal
of the digital section to power down. For full analog power
down, the V
BIAS
generator and the internal reference must
also be powered down by setting the BIAS and REFO bits
in the Command Register accordingly. The power dissipa-
tion shown in the Specifications Table is with the internal
reference and the V
BIAS
generator disabled.
To initiate serial communication with the converter while it
is in Sleep Mode, one of the following procedures must be
used: If CS is being used, simply taking CS LOW will
enable serial communication to proceed normally. If CS is
not being used (tied LOW) and the ADS1210/11 is in the
Master Mode, then a falling edge must be produced on the
SDIO line. If SDIO is LOW, the SDIO line must be taken
HIGH for 2 • t
XIN
periods (minimum) and then taken LOW.
Alternatively, SDIO can be forced HIGH after putting the
ADS1210/11 to “sleep” and then taken LOW when the
Sleep Mode is to be exited. Finally, if CS is not being used
(tied LOW) and the ADS1210/11 is in the Slave Mode, then
simply sending a normal Instruction Register command will
re-establish communication.
Once serial communication is resumed, the Sleep Mode is
exited by changing the MD2-MD0 bits to any other mode.
When a new mode (other than Sleep) has been entered, the
ADS1210/11 will execute a very brief internal power-up
sequence of the analog and digital circuitry. После того как это
been done, one normal conversion cycle is performed before
the new mode is actually entered. At the end of this conversion
cycle, the new mode takes effect and the converter will
реагировать соответствующим образом. The DRDY signal will remain HIGH
through the first conversion cycle. It will also remain HIGH
through the second, even if the new mode is the Normal Mode.
If the V
BIAS
generator and/or the internal reference have
been disabled, then they must be manually re-enabled via the
appropriate bits in the Command Register. Кроме того,
internal reference will have to charge the external bypass
capacitor(s) and possibly other circuitry. There may also be
®
17
ADS1210, 1211
considerations associated with V
BIAS
and the settling of
external circuitry. All of these must be taken into account
when determining the amount of time required to resume
normal operation. The timing diagram shown in Figure 10
does not take into account the settling of external circuitry.
Рисунок 10. Sleep Mode to Normal Mode Timing.
DRDY
Серийный
I / O
NOTE: (1) Assuming that the external circuitry has
been stable for the previous three t
DATA
периоды.
т
DATA
Один
Нормальный
Преобразование
(Other
Modes
Start Here)
Данные
Not
Действительный
Действительный
Данные
(1)
Действительный
Данные
(1)
Sleep Mode
Change to Normal Mode Occurs Here
ANALOG OPERATION
ANALOG INPUT
The input impedance of the analog input changes with
ADS1210/11 clock frequency (f
XIN
), gain (G), and Turbo
Mode Rate (TMR). The relationship is:
В
Impedance ( Ω ) = (10MHz/f
XIN
)•4.3E6/(G•TMR)
Figure 11 shows the basic input structure of the ADS1210.
The ADS1211 includes an input multiplexer, but this has
little impact on the analysis of the input structure.
impedance is directly related to the sampling frequency of
the input capacitor. X
В
clock rate sets the basic sam-
pling rate in a gain of 1 and Turbo Mode Rate of 1. Higher
gains and higher Turbo Mode Rates result in an increase of
the sampling rate, while slower clock (X
В
) frequencies
result in a decrease.
Рисунок 11. Analog Input Structure.
R
SW
(8k Ω typical)
Переключение частоты
= F
SAMP
Высокий
Импеданс
> 1G Ω
C
INT
8pF Typical
V
CM
В
This input impedance can become a major point of consid-
eration in some designs. If the source impedance of the input
signal is significant or if there is passive filtering prior to the
ADS1210/11, then a significant portion of the signal can be
lost across this external impedance. How significant this
effect is depends on the desired system performance.
There are two restrictions on the analog input signal to the
ADS1210/11. Under no conditions should the current into
or out of the analog inputs exceed 10mA. In addition, while
the analog signal must reside within this range, the linearity
of the ADS1210/11 is only guaranteed when the actual
analog input voltage resides within a range defined by
AGND –30mV and AV
DD
+30mV. This is due to leakage
paths which occur within the part when AGND and AV
DD
превышены.
For this reason, the 0V to 5V input range (gain of 1 with a 2.5V
reference) must be used with caution. Should AV
DD
be 4.75V,
the analog input signal would swing outside of the guaranteed
specifications of the device. Designs utilizing this mode of
operation should consider limiting the span to a slightly smaller
диапазона. Common-mode voltages are also a significant concern
in this mode and must be carefully analyzed.
An input voltage range of 0.75V to 4.25V is the smallest
span that is allowed if a full system calibration will be
performed (see the Calibration section for more details).
This also assumes an offset error of zero. A better choice
would be 0.5V to 4.5V (a full-scale range of 9V). This span
would allow some offset error, gain error, power supply
drift, and common-mode voltage while still providing full
system calibration over reasonable variation in each of these
параметров.
The actual input voltage exceeding AGND or AV
DD
should not
be a concern in higher gain settings as the input voltage range
will reside well within 0V to 5V. This is true unless the
common-mode voltage is large enough to place positive full-
scale or negative full-scale outside of the AGND to AV
DD
диапазона.
Опорного сигнала
The input impedance of the REF
В
input changes with clock
частоты (F
XIN
) and Turbo Mode Rate (TMR). Отношения
является:
REF
В
Impedance ( Ω ) = (10MHz/f
XIN
)•1E6/TMR
Unlike the analog input, the reference input impedance has
a negligible dependency on the PGA gain setting.
The reference input voltage can vary between 2V and 3V.
nominal voltage of 2.5V appears at REF
OUT
, and this can be
directly connected to REF
В
. Higher reference voltages will
cause the full-scale range to increase while the internal
circuit noise of the converter remains approximately the
то же самое. This will increase the LSB weight but not the internal
noise, resulting in increased signal-to-noise ratio and effec-
tive resolution. Likewise, lower reference voltages will de-
crease the signal-to-noise ratio and effective resolution.
REFERENCE OUTPUT
The ADS1210/11 contains an internal +2.5V reference.
Tolerances, drift, noise, and other specifications for this
reference are given in the Specification Table. Обратите внимание, что
not designed to sink or to source more than 1mA of current.
In addition, loading the reference with a dynamic or variable
load is not recommended. This can result in small changes
in reference voltage as the load changes. Finally, for designs
approaching or exceeding 20 bits of effective resolution, a
low-noise external reference is recommended as the internal
reference may not provide adequate performance.
18
ADS1210, 1211
®
ADS1210
В
P
В
N
AGND
V
BIAS
CS
DSYNC
X
В
X
OUT
DGND
REF
В
REF
OUT
А. В.
DD
MODE
DRDY
SDOUT
SDIO
SCLK
Д. В.
DD
XTAL
C
1
12pF
Д. В.
DD
GND
DGND
DGND
DGND
R
1
3k Ω
R
2
3k Ω
R
4
1k Ω
R
3
1k Ω
C
2
12pF
± 10 В
± 10 В
А. В.
DD
AGND
Д. В.
DD
1.0µF
FIGURE 12. ± 10V Input Configuration Using V
BIAS
.
The circuitry which generates the +2.5V reference can be
disabled via the Command Register and will result in a lower
рассеиваемой мощности. The reference circuitry consumes a little over
1.6mA of current with no external load. When the ADS1210/11
is in its default state, the internal reference is enabled.
V
BIAS
V
BIAS
output voltage is dependent on the reference input
(REF
В
) voltage and is approximately 1.33 times as great.
This output is used to bias input signals such that bipolar
signals with spans of greater than 5V can be scaled to match
the input range of the ADS1210/11. Figure 12 shows a
connection diagram which will allow the ADS1210/11 to
accept a ± 10V input signal (40V full-scale range).
This method of scaling and offsetting the ± 20V differential
input signal will be a concern for those requiring minimum
рассеиваемой мощности. V
BIAS
will supply 1.68mA for every chan-
nel connected as shown. For the ADS1211, the current draw
is within the specifications for V
BIAS
, but, at 12mW, the
power dissipation is significant. If this is a concern, resistors
R
1
and R
2
can be set to 9k Ω and R
3
and R
4
to 3k Ω . Это будет
reduce power dissipation by one-third. In addition, these
resistors can also be set to values which will provide any
arbitrary input range. In all cases, the maximum current into
or out of V
BIAS
should not exceed its specification of 10mA.
Note that the connection diagram shown in Figure 12 causes
a constant amount of current to be sourced by V
BIAS
. Это
will be very important in higher resolution designs as the
voltage at V
BIAS
will not change with loading, as the load is
постоянная. However, if the input signal is single-ended and one
side of the input is grounded, the load will not be constant and
V
BIAS
will change slightly with the input signal. Also, in all
cases, note that noise on V
BIAS
introduces a common-mode
error signal which is rejected by the converter.
The 3k resistors should not be used as part of an anti-alias
filter with a capacitor across the inputs. The ADS1210
samples charge from the capacitor which has the effect of
introducing an offset in the measurement. This might be
acceptable for relative differential measurements.
The circuitry to generate V
BIAS
is disabled when the
ADS1210/11 is in its default state, and it must be enabled,
via the Command Register, in order for the V
BIAS
voltage to
be present. When enabled, the V
BIAS
circuitry consumes
approximately 1mA with no external load.
On power-up, external signals may be present before V
BIAS
включен. This can create a situation in which a negative
voltage is applied to the analog inputs (–2.5V for the circuit
shown in Figure 12), reverse biasing the negative input
protection diode. This situation should not be a problem as
long as the resistors R
1
and R
2
limit the current being
sourced by each analog input to under 10mA (a potential of
0V at the analog input pin should be used in the calculation).
DIGITAL OPERATION
КОНФИГУРАЦИЯ
The Micro Controller (MC) consists of an ALU and a
register bank. The MC has two states: power-on reset and
convert. In the power-on reset state, the MC resets all the
registers to their default state, sets up the modulator to a
stable state, and performs self-calibration at a 850Hz data
курса. After this, it enters the convert mode, which is the
normal mode of operation for the ADS1210/11.
The ADS1210/1
1 has 5 internal registers, as shown in Table
VII. Two of these, the Instruction Register and the Com-
mand Register, control the operation of the converter.
Data Output Register (DOR) contains the result from the
most recent conversion. The Offset and Full-Scale Calibra-
tion Registers (OCR and FCR) contain data used for correct-
ing the internal conversion result before it is placed into the
DOR. The data in these two registers may be the result of a
calibration routine, or they may be values which have been
written directly via the serial interface.
TABLE VII. ADS1210/11 Registers.
INSR
Instruction Register
8 бит
DOR
Data Output Register
24 бит
КМС
Command Register
32 Bits
OCR
Offset Calibration Register
24 бит
FCR
Full-Scale Calibration Register
24 бит
Communication with the ADS1210/11 is controlled via the
Instruction Register (INSR). Under normal operation, the INSR
is written as the first part of each serial communication.
instruction that is sent determines what type of communication
will occur next. It is not possible to read the INSR.
®
19
ADS1210, 1211
The Command Register (CMR) controls all of the ADS1210/
11's options and operating modes. These include the PGA
gain setting, the Turbo Mode Rate, the output data rate
(decimation ratio), etc. The CMR is the only 32-bit register
within the ADS1210/11. It, and all the remaining registers,
may be read from or written to.
Instruction Register (INSR)
The INSR is an 8-bit register which commands the serial
interface either to read or to write “n” bytes beginning at the
specified register location. Table VIII shows the format for
the INSR.
Each serial communication starts with the 8-bits of the INSR
being sent to the ADS1210/11. This directs the remainder of
the communication cycle, which consists of n bytes being
read from or written to the ADS1210/11. The read/write bit,
the number of bytes n, and the starting register address are
defined, as shown in Table VIII. When the n bytes have been
transferred, the INSR is complete. A new communication
cycle is initiated by sending a new INSR (under restrictions
outlined in the Interfacing section).
Command Register (CMR)
The CMR controls all of the functionality of the ADS1210/
11. The new configuration takes effect on the negative
transition of SCLK for the last bit in each byte of data being
written to the command register. The organization of the
CMR is shown in Table X.
The internal reference circuitry consumes approximately
1.6mA of steady state current with no external load. См.
Reference Output section for full details on the internal
ссылки.
TABLE VIII. Instruction Register.
R/W (Read/Write) Bit— For a write operation to occur, this
bit of the INSR must be 0. For a read, this bit must be 1, as
следующим образом:
MB1, MB0 (Multiple Bytes) Bits— These two bits are used
to control the word length (number of bytes) of the read or
write operation, as follows: