REV.

Информация, предоставленная компанией Analog Devices, как полагают, является точной и

надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его

использования, а также за любые нарушения патентов или других прав третьих сторон

, которые могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или

в противном случае какой-либо патент или патентные права, Analog Devices.

AD9224

Один Технология Пути, PO Box 9106, Норвуд, М. 02062-9106, США

Tel: 781/329-4700

World Wide Web сайт: http://www.analog.com

Факс: 781/326-8703

© Analog Devices, Inc 1999

Полный 12-Bit, 40 MSPS

Монолитный A / D конвертер

Функциональная блок-схема

VINA

CAPT

CAPB

SENSE

OTR

BIT 1

(MSB)

BIT 12

(LSB)

VREF

DRVSS

УСБТ

AD9224

SHA

Цифровой коррекции LOGIC

Выходные буферы

VINB

1V

REFCOM

5

5

3

3

3

3

4

12

DRVDD

AVDD

CLK

MODE

SELECT

MDAC3

GAIN = 4

MDAC2

GAIN = 4

MDAC1

GAIN = 16

Аналого-цифровой

Аналого-цифровой

Аналого-цифровой

Аналого-цифровой

CML

ОСОБЕННОСТИ

Монолитный 12-Bit, 40 MSPS A / D конвертер

Низкий Тепловыделение: 415 мВт

Одноместный +5 В Потребляемый

И отсутствие кодов Гарантированная

Дифференциальная нелинейность Ошибка: 0,33 LSB

Полное On-Chip усилитель выборки и запоминания и

Опорного напряжения

Отношение сигнал / шум и искажения Соотношение: 68,3 дБ

Ложные динамический диапазон: 81 дБ

Вне диапазона Индикатор

Прямо двоичных данных выходного

28-Lead SSOP пакета

Совместим с 3 V логики

ОПИСАНИЕ ПРОДУКТА

AD9224 представляет собой монолитную, единого блока, 12-бит, 40 MSPS,

аналого-цифровой преобразователь с на одном кристалле, высокая производительность

усилитель выборки и запоминания и опорного напряжения. AD9224

использует многоступенчатый дифференциальных конвейерная архитектура с выходом

исправление логических ошибок, чтобы обеспечить 12-битную точность в 40 MSPS

скорость передачи данных, а также гарантии и отсутствие кодов над полной Operat-

ING температур.

AD9224 сочетает в себе низкую стоимость высокая скорость пр� �цесса CMOS

и роман архитектуру, чтобы достичь этой резолюции и скорость

существующих биполярной реализации на долю власти

потребление и стоимость.

Вход AD9224 позволяет легко взаимодействия как

визуализации и систем связи. Что действительно дифференциальных

структуры затрат, пользователь может выбрать различные диапазоны входных и

компенсации, в том числе одного состава приложений. Динамических за

formance отлично.

Образца и удерживайте (SHA) усилитель хорошо подходит как для

мультиплексной системы, переключатель полномасштабной уровней напряжения в успешно-

последовательные каналы и отбора проб одноканального входа на часто-

CIES до и далеко за рамки скорость Найквиста.

AD9224 в широкополосный вход в сочетании с силой и

экономию средств по сравнению ранее доступные Monolithics, подходит для

применения в области связи, обработки изображений и медицинского ультразвука.

AD9224 имеет борту программируемый ссылки.

внешние ссылки также могут быть выбраны с учетом постоянного точности

и температурных требований дрейфа приложения.

Один вход часы используются для управления всеми внутренними преобразования

циклов. Цифрового вывода данных представлена в прямой двоичный

выходной формат. Вне диапазона сигнала указывает на переполнение

состояние, которое можно использовать с самыми значительными бит

определить низкие или высокие переполнения.

Ключевые продукты

AD9224 изготавливается на очень рентабельный CMOS

процесса. Высокая скорость аналоговых схем точного теперь объединены

с высокой плотностью логических схем.

AD9224 предлагает полный однокристальный дискретизации 12-разрядные

40 MSPS аналого-цифровое преобразование функции в 28-вести

SSOP пакет.

Low Power-AD9224 на 415 мВт потребляет часть

сила в настоящее время доступны в существующих монолитных решений.

Встроенный выборки-Hold (SHA)-универсальная SHA

входного сигнала может быть настроен либо одного состава или дифференциальные

ресурсов.

Из Range (OTR)-выходной бит OTR показывает, когда

входного сигнала выходит в входной диапазон AD9224.

Одноместный поставок AD9224 использует одну +5 V питания

упрощение системы электропитания дизайна. Она также имеет с SEPA

скорость цифровой линии подачи драйвер для размещения 3 и 5 V V логики

семей.

Pin совместимости AD9224 является контактный совместимы с

AD9220, AD9221, AD9223 и AD9225 АЦП.

-2 -

REV.

AD9224-ТЕХНИЧЕСКИЕ

Параметр

Мин

Typ

Макс

Единицы

Решение

12

Биты

MAX переходов

40

МГц

INPUT ГОВОРИТСЯ ШУМА

VREF = 1,0 V

0,35

LSB RMS

VREF = 2,0 V

0,17

LSB RMS

ТОЧНОСТЬ

Интегральная нелинейность (INL)

± 1,5

± 2,5

LSB

Дифференциальную нелинейность (DNL)

± 0,33

± 1,0

LSB

И отсутствие кодов Гарантированная

12

Биты

Zero Error (@ +25 ° C)

± 0,12

± 0,3

% FSR

Ошибка усиления (@ +25 ° C)

1

± 0,3

± 2,2

% FSR

Ошибка усиления (@ +25 ° C)

2

± 0,4

± 1,6

% FSR

Температурный дрейф

Ошибка Zero

± 2

ппм / ° C

Ошибка усиления

1

± 26

ппм / ° C

Ошибка усиления

2

± 0,4

ппм / ° C

ЭЛЕКТРОСНАБЖЕНИЕ ОТКАЗА

AVDD (+5 V ± 0,25 V)

± 0,07

± 0,24

% FSR

ANALOG INPUT

Входной Span (VREF = 1 V)

2

V стр.

(VREF = 2 V)

4

V стр.

Вход (VINA или VINB) Диапазон

0

AVDD

V

Входная емкость

10

пФ

ВНУТРЕННЯЯ опорного напряжения

Выходное напряжение (V 1 Mode)

1,0

V

Напряжения на выходе (1 V Mode)

± 5

± 17

мВ

Выходное напряжение (2,0 V Mode)

2,0

V

Напряжения на выходе (2,0 V Mode)

± 10

± 35

мВ

Выходной ток (для внешних нагрузок)

1,0

ма

Правила нагрузки

3

± 1,0

± 3,4

мВ

Справочная Входное сопротивление

5

А Ω

БЛОКИ ПИТАНИЯ

Напряжение питания

AVDD

4,75

5

5,25

V (± 5% AVDD работа)

DRVDD

2,85

5,25

V (± 5% DRVDDOperating)

Ток питания

IAVDD

82

87

мА (2 V внутреннего VREF)

IDRVDD

4,3

5

мА (2 V внутреннего VREF)

ПОТРЕБЛЕНИЯ ЭЛЕКТРОЭНЕРГИИ

415

445

мВт (1 V внутреннего Ref)

425

450

мВт (2 V внутреннего Ref)

ПРИМЕЧАНИЯ

1

Включает в себя внутренняя ошибка опорного напряжения.

2

За исключением внутренней ошибки опорного напряжения.

3

Нагрузка регулирования с 1 мА тока нагрузки (в дополнение к этому требуется AD9224).

Технические характеристики могут изменяться без предварительного уведомления.

(AVDD = +5 V, DRVDD = +3 V, F

SAMPLE

= 40 MSPS, VREF = 2,0 V, VINB = 2,5 В постоянного тока, T

MIN

Т

MAX

если не указано иное)

DC ТЕХНИЧЕСКИЕ

-3 -

REV.

AD9224

AC ТЕХНИЧЕСКИЕ

Параметр

Мин

Typ

Макс

Единицы

SIGNAL-TO-шумов и искажений RATIO (S / N + D)

е

INPUT

= 2,5 МГц

65

68,3

дБ

е

INPUT

= 10 МГц

63,5

68,0

дБ

Отношение сигнал / шум (SNR)

е

INPUT

= 2,5 МГц

65,3

69,1

дБ

е

INPUT

= 10 МГц

64,6

68,4

дБ

Коэффициент нелинейных искажений (THD)

е

INPUT

= 2,5 МГц

-80

-71

дБ

е

INPUT

= 10 МГц

-78

-67,4

дБ

Ложные динамический диапазон

е

INPUT

= 2,5 МГц

71,1

81

дБ

е

INPUT

= 10 МГц

67,9

79

дБ

Полная мощность пропускной способности

120

МГц

Малая пропускная способность сигнала

120

МГц

Диафрагма Задержка

1

нс

Диафрагма джиттера

4

пс RMS

Технические характеристики могут изменяться без предварительного уведомления.

DIGITAL ТЕХНИЧЕСКИЕ

Параметры

Символ

Мин

Typ

Макс

Единицы

Дискретных входов

Высокий уровень входного напряжения

V

IH

3,5

V

Низкий уровень входного напряжения

V

Иллинойс

1,0

V

Высокий уровень входного тока (V

В

= DRVDD)

Я

IH

-10

+10

μ

Низкий уровень входного тока (V

В

= 0 V)

Я

Иллинойс

-10

+10

μ

Входная емкость

C

В

5

пФ

Дискретные выходы (С DRVDD = 5 V)

Высокий уровень выходного напряжения (I

Огайо

= 50 μ)

V

Огайо

4,5

V

Высокий уровень выходного напряжения (I

Огайо

= 0,5 мА)

V

Огайо

2,4

V

Низкий уровень выходного напряжения (I

ПР

= 1,6 мА)

V

ПР

0,4

V

Низкий уровень выходного напряжения (I

ПР

= 50 μ)

V

ПР

0,1

V

Выходная емкость

C

OUT

5

пФ

Дискретные выходы (С DRVDD = 3 V)

Высокий уровень выходного напряжения (I

Огайо

= 50 μ)

V

Огайо

2,95

V

Высокий уровень выходного напряжения (I

Огайо

= 0,5 мА)

V

Огайо

2,80

V

Низкий уровень выходного напряжения (I

ПР

= 1,6 мА)

V

ПР

0,4

V

Низкий уровень выходного напряжения (I

ПР

= 50 μ)

V

ПР

0,05

V

Технические характеристики могут изменяться без предварительного уведомления.

ТЕХНИЧЕСКИЕ ХАРАКТЕРИСТИКИ ПЕРЕКЛЮЧЕНИЯ

Параметры

Символ

Мин

Typ

Макс

Единицы

Часы Период

1

т

C

25

нс

Длительность импульса высокого CLOCK

2

т

CH

12,37

нс

Длительность импульса CLOCK Низкий

т

CL

12,37

нс

Задержка выходного

т

ОД

13

нс

Трубопроводный Delay (задержка)

3

Тактов

ПРИМЕЧАНИЯ

1

Часы срок может быть продлен до 1 мс без ухудшения производительности в указанных @ 25 ° C.

2

Для работы на 40 МГц, то часы должны быть привлечены к 50% нагрузке. См. раздел, касающийся формирования часов в тексте.

Технические характеристики могут изменяться без предварительного уведомления.

(AVDD = +5 V, DRVDD = +3 V, F

SAMPLE

= 40 MSPS, VREF = 2,0 V, T

MIN

Т

MAX

, Дифференциальный вход, если не указано иное)

(AVDD = +5 V, +5 DRVDD = V, если не указано иное)

(T

MIN

Т

MAX

с AVDD = + 5 V, +5 DRVDD = V, C

L

= 20 пФ)

AD9224

-4 -

REV.

ВНИМАНИЕ!

ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко

накопить на организм человека и испытательное оборудование и может выполнять без обнаружения.

Хотя AD9224 функции собственной защиты ОУР схем, постоянное повреждение может

место на устройствах под действием высоких энергии электростатических разрядов. Таким образом, надлежащее ОУР

меры предосторожности для избежания ухудшения производительности или потерю функциональности.

ВНИМАНИЕ!

ОУР SENSITIVE УСТРОЙСТВО

Максимальная нагрузка ABSOLUTE *

С

Pin Name

Уважение к Мин

Макс

Единицы

AVDD

УСБТ

-0,3

6,5

V

DRVDD

DRVSS

-0,3

6,5

V

УСБТ

DRVSS

-0,3

0,3

V

AVDD

DRVDD

-6,5

6,5

V

REFCOM

УСБТ

-0,3

0,3

V

CLK

УСБТ

-0,3

AVDD + 0,3

V

Цифровые выходы DRVSS

-0,3

DRVDD + 0,3 V

VINA, VINB

УСБТ

-0,3

AVDD + 0,3

V

VREF

УСБТ

-0,3

AVDD + 0,3

V

SENSE

УСБТ

-0,3

AVDD + 0,3

V

CAPB, CAPT

УСБТ

-0,3

AVDD + 0,3

V

Температура перехода

+150

° C

Температура хранения

-65

+150

° C

Ведущие температуры (10 секунд)

+300

° C

* Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к вечной

Нент к повреждению устройства. Это стресс рейтинг только; Функциональные возможности

устройство на таких или любых других указанных выше условий, указанных в оперативной

разделах данной спецификации не подразумевается. Воздействие абсолютный максимум

оценок в течение длительного периода может повлиять на устройство надежности.

т

CL

т

CH

т

C

т

ОД

DATA 1

DATA

ПРОИЗВОДСТВО

INPUT

CLOCK

ANALOG

INPUT

S1

S2

S3

S4

Рисунок 1. Временная диаграмма

Конфигурация ПИН

28-Lead SSOP

TOP VIEW

(Не в масштабе)

28

27

26

25

24

23

22

21

20

19

18

17

16

15

1

2

3

4

5

6

7

8

9

10

11

12

13

14

AD9224

OTR

(MSB) BIT 1

BIT 2

BIT 3

BIT 4

BIT 5

BIT 6

CLK

(LSB) BIT 12

BIT 11

BIT 10

BIT 7

8 BIT

BIT 9

AVDD

УСБТ

SENSE

VREF

REFCOM (УСБТ)

CAPB

CAPT

DRVDD

DRVSS

AVDD

УСБТ

CML

VINA

VINB

Описания функций PIN

Штифт

Номер

Имя

Описание

1

CLK

Часы ввода ПИН

2

BIT 12

Младший бит данных (LSB)

3-12

BIT 11-2

Вывод данных Bit

13

BIT 1

Наиболее важные данные Bit (MSB)

14

OTR

Вне зоны действия

15, 26

AVDD

+5 V Analog поставкы

16, 25

УСБТ

Аналоговая земля

17

SENSE

Выберите номер

18

VREF

Входной Span Выберите (номер I / O)

19

REFCOM

Рег Общие

(УСБТ)

20

CAPB

Шумоподавление Pin

21

CAPT

Шумоподавление Pin

22

CML

Синфазного уровня (Midsupply)

23

VINA

Аналогового ввода Pin (+)

24

VINB

Аналогового ввода Pin (-)

27

DRVSS

Цифровой выход драйверов землей

28

DRVDD

+3 +5 V на V цифровой выход

Драйвер поставкы

ЗАКАЗ путешествий

Модель

Диапазон температур

Пакет Описание

Пакет Вариант

AD9224ARS

-40 ° С до +85 ° C

28-Lead Термоусадочная малогабаритный (SSOP)

RS-28

AD9224-EB

Evaluation Board

AD9224

-5 -

REV.

ОПРЕДЕЛЕНИЯ СПЕЦИФИКАЦИЯ

Интегральная нелинейность (INL)

INL означает отклонение каждого индивидуального кода из командной строки

извлечь из "негативный полномасштабного" до "позитивный полном объеме."

Точки использовались в качестве "отрицательного полном масштабе" происходит 1 / 2 LSB до

первого перехода код. "Позитивные полномасштабного" определяется как уровень

1 1 / 2 LSB за по� �ледние перехода код. Отклонение

отсчитывается от середины каждого конкретного кода к истинному

прямой линии.

Дифференциальную нелинейность (DNL, и отсутствие

КОДЫ)

Идеальным АЦП экспонатов код переходов, которые в точности 1 LSB

друг от друга. DNL является отклонением от этого идеального значения. Гарантированный

и отсутствие кодов бит 12 указывает, что все 4096

коды, соответственно, должны присутствовать на всех рабочих диапазонах.

ZERO ОШИБКА

Переход основных нести должно происходить за аналоговое значение

1 / 2 LSB ниже VINA = VINB. Zero ошибка определяется как

отклонение фактического перехода от этой точки.

GAIN ОШИБКА

Первого перехода код должен происходить на аналоговое значение

1 / 2 LSB выше негативные полном объеме. Последнее переходной экономикой должны

происходят на аналоговое значение 1 1 / 2 LSB ниже номинальной шкалы.

Усиление ошибка отклонения фактической разницы между первым

и последний код переходов и идеал разница между первым

и последний код переходов.

Температурный дрейф

Температурный дрейф на ноль и получить ошибке указывает

максимальное изменение от первоначального (+25 ° C) значения стоимости на

T

MIN

или Т

MAX

.

ЭЛЕКТРОСНАБЖЕНИЕ ОТКАЗА

Спецификация показывает максимальное изменение в полном объеме с

стоимость с поставкой в минимальные ограничения на величину с

поставки на ее максимального значения.

АПЕРТУРЫ джиттера

Диафрагма дрожания является изменение диафрагмы задержка для последовательных

образцов и проявляется в виде шума на входе / D.

АПЕРТУРЫ DELAY

Диафрагма задержки является мерой усилитель выборки и запоминания

(SHA) производительность и измеряется от восхода края

часы вклад, когда входной сигнал проходит для конвертации.

SIGNAL-TO-шумов и искажений (S / N + D, SINAD)

RATIO

S / N + D представляет собой отношение среднеквадратичного значения измеренных входного сигнала

к среднеквадратичной сумме всех других спектральных компонентов ниже

Найквиста частот, включая гармоники, но исключая постоянного тока.

значение S / N + D выражается в децибелах.

Эффективное число битов (ENOB)

Для синусоидальной SINAD может быть выражено в терминах пит-

количество бит. По следующей формуле,

N = (SINAD - 1,76) / 6,02

можно получить показатель эффективности выражается в N,

эффективное число битов.

Таким образом, эффективное число битов для устройства входов синус волны

в данной входной частоты может быть рассчитана непосредственно от

измеряется SINAD.

Коэффициент нелинейных искажений (THD)

THD это отношение среднеквадратичного сумма первых шесть гармонических ком-

компоненты для среднеквадратичное значение измеряемого входного сигнала и

выражается в процентах или в децибелах.

Отношение сигнал / шум (SNR)

SNR является соотношение среднеквадратичное значение измеряемого входного сигнала

среднеквадратичная сумма всех других спектральных компонентов ниже Найквиста

частоты, за исключением первых шести гармоник и постоянного тока. Значение

для SNR выражается в децибелах.

Ложные динамический диапазон (SFDR)

SFDR разница в децибелах между среднеквадратичная амплитуда

входного сигнала и пика ложный сигнал.

AD9224

-6 -

REV.

Типичные характеристики

(AVDD, DVDD = +5 V, F

S

= 40 МГц [50% рабочий цикл], если не указано иное.)

Название

1,00

-1,00

-0,25

-0,50

-0,75

0,75

0,00

0,50

0,25

0

4095

511

1022

1533

2044

2555

3066

3577

DNL - LSB

КОДЕКС

Рисунок 2. Типичные DNL

Входная частота - МГц

70

40

55

SINAD - дБ

65

60

50

45

75

70

65

60

55

50

45

40

35

30

25

20

15

10

5

0,5

-0,5 дБ

-6.0dB

-20.0dB

Рисунок 3. SINAD против Входная частота (вход Span =

V 4,0 п.п., V

CM

= 2,5 V дифференциальный вход)

Входная частота - МГц

-70

-65

-40

0,5

THD - дБ

-60

-55

EXT. REF.

CAPT

EXT. REF.

CAPB

AD9224

-12 -

REV.

ВОДИТЕЛЬСКИХ аналоговых входов

AD9224 имеет весьма гибкую структуру затрат позволяет ему

интерфейс с несимметричными или дифференциальный входной интерфейс обстоя-

cuitry. Приложения показано на вождение аналоговых входов и

Эталонные конфигурации разделов, наряду с информацией

представлены в Ввод и номер Обзор этой спецификации,

Приводятся примеры как одного состава и дифференцированного операции.

См. Таблицы I и II, чтобы получить список различных вариантов ввода

и эталонных конфигураций и связанных с ними фигур

спецификации.

Оптимальный режим работы, диапазон аналогового ввода и свя-

ciated схемы интерфейса будет зависеть от конкретных

применения требований, а также блок питания

варианты. Например, постоянное связью одного состава ввода будет

подходит для большинства данных и визуализации приложений.

Кроме того, многие коммуникационных приложений, которые требуют постоянного сочетании

вход для надлежащего демодуляции могут воспользоваться

одного состава искажения исполнении AD9224. Вход

службы должны быть настроены таким образом производительность системы обекты-

тивы и запас требованиям вождения ОУ являются

одновременно мет.

Дифференциальных режимах (переменного или постоянного сочетании вход) обеспечивают

лучшие THD и SFDR производительности по сравнению широком частотном

диапазона. дифференциальные операции следует рассматривать в основном де-

манден спектральных приложений (например, прямые IF-цифровой кон-

версия). См. цифры 23, 24 и раздел, посвященный дифференциальный режим

Операции. Дифференциальных характеристик входных проводился для

данной спецификации, используя конфигурационные показано на рисунке 24.

Несимметричный операция требует, чтобы VINA быть переменного или постоянного сочетании

к источнику сигнала, в то время VINB из AD9224 быть предвзятым

соответствующим напряжение, соответствующее midscale код перехода

Тион. Обратите внимание, что сигнал инверсии могут быть легко добиться,

транспонирования VINA и VINB. Большинство одного состава specifi-

катионов AD9224 были охарактеризованы с использованием рис 21

Схема с участием пролеты 4 V и V 2, а также V

CM

= 2,5 В.

Дифференциальные операции требует, чтобы VINA и VINB быть одно-

neously движимы две равные сигналы, которые в и из

фазе версии входного сигнала. Дифференциальных работы

AD9224 имеет следующие преимущества: (1) Сигнал качели

меньше, и поэтому требования линейности размещен на входе

источник сигнала может быть легче достичь, (2) Сигнал качели

меньше, и поэтому может позволить использование ОУ, которые могут

в противном случае были ограничены запас ограничения, (3)

Дифференциальные операции сводит к минимуму даже гармоник продукции,

и (4) дифференциальные операции предлагает помехоустойчивости на основе

общего режима отказа устройства.

Что типично для большинства устройств IC, превышает предложение лимитов

свою очередь, на внутренних паразитарных диодов в результате переходных токов

внутри устройства. На рисунке 18 показана простой способ зажима

переменного или постоянного сочетании одного состава, вход с добавлением двух

резисторы и двух диодов. Факультативного конденсатора показана

для переменного взаимосвязанных приложений. Обратите внимание, что больше резистора

могут быть использованы для ограничения тока через вине D1 и D2, но

должна быть оценена, поскольку она может привести к ухудшению общего

производительность. Аналогичной схеме зажима может быть также использован для

каждый вход, если входной сигнал дифференциальных применяется.

диодов м ожет привести к нелинейности сигнала. Тщательная оценка

должны быть выполнены на диодов.

AVDD

AD9224

R

S1

30

V

КС

V

EE

ДОПОЛНИТЕЛЬНЫЕ

AC СЦЕПЛЕНИЯ

CAPACITOR

D2

D1

R

S2

20

Рисунок 18. Зажимы цепь простых

Несимметричный Режим работы

AD9224 может быть сконфигурирован для одного состава операции

использованием постоянного или переменного тока связи. В любом случае, на вход A / D

должны быть изгнаны из операционного усилителя, которые не могут де-

класс A / S D'производительности. Поскольку A / D с приводом от

одного блока, то необходимо будет сдвиг уровней наземных

биполярные сигналы выполнять его требования ввода. Оба постоянного

и переменного тока связи предоставлять эту необходимую функцию, но каждый метод

Результаты по различным вопросам взаимодействия, который может повлиять на

дизайн и производительность системы.

Несимметричный операция часто ограничивается наличием фак-

ING ОУ. Очень низкий уровень искажений операционные усилители, которые обеспечивают большую

performance out to the Nyquist frequency of the converter are

трудно найти. Compounding the problem, for dc coupled single-

ended applications, is the inability of the many high perfor-

mance amplifiers to maintain low distortions as their outputs

approach their positive output voltage limit (ie, 1 dB compres-

sion point). For this reason, it is recommended that applications

requiring high performance dc coupling use the single-ended-to-

differential circuit shown in Figure 23.

DC COUPLING AND INTERFACE ISSUES

Many applications require the analog input signal to be dc coupled

to the AD9224. An operational amplifier can be configured to

rescale and level shift the input signal so that it is compatible

with the selected input range of the A/D. The input range to the

A/D should be selected on the basis of system performance

objectives as well as the analog power supply availability since

this will place certain constraints on the op amp selection.

Many of the new high performance op amps are specified for

only ± 5 V operation and have limited input/output swing capa-

bilities. The selected input range of the AD9224 should be consid-

ered with the headroom requirements of the particular op amp to

prevent clipping of the signal. Also, since the output of a dual

supply amplifier can swing below absolute minimum (–0.3 V),

clamping its output should be considered in some applications.

In some applications, it may be advantageous to use an op amp

specified for single supply +5 V operation since it will inherently

limit its output swing to within the power supply rails. Ampli-

fiers like the AD8041 and AD8011 are useful for this purpose

but their low bandwidths will limit the AD9224's performance.

High performance amplifiers ( ± 5 V) such as the AD9631,

AD9632, AD8056 or AD8055 allow the AD9224 to be config-

ured for larger input spans which will improve the ADC's noise

производительность.

Op amp circuits using a noninverting and inverting topologies

are discussed in the next section. Although not shown, the non-

inverting and inverting topologies can be easily configured as

part of an antialiasing filter by using a Sallen-Key or Multiple-

Feedback topology. An additional RC network can be inserted

between the op amp's output and the AD9224 input to provide

a filter pole.

AD9224

-13 -

REV.

Simple Op Amp Buffer

In the simplest case, the input signal to the AD9224 will already

be biased at levels in accordance with the selected input range.

It is simply necessary to provide an adequately low source imped-

ance for the VINA and VINB analog pins of the A/D. Figure 19

shows the recommended configuration a single-ended drive

using an op amp. In this case, the op amp is shown in a nonin-

verting unity gain configuration driving the VINA pin.

internal reference drives the VINB pin. Note that the addi-

tion of a small series resistor of 30 Ω to 100 Ω connected to

VINA and VINB will be beneficial in nearly all cases. Обратитесь к

the Analog Input Operation section for a discussion on resistor

выбора. Figure 19 shows the proper connection for a 0 V to

4 V input range. Alternative single ended ranges of 0 V to 2 ×

VREF can also be realized with the proper configuration of

VREF (refer to the Using the Internal Reference section). Головной

room limitations of the op amp must always be considered.

10 F

VINA

VINB

SENSE

AD9224

0,1 F

R

S

+ V

-V

R

S

VREF

4V

0В

U1

2,0

Рисунок 19. Single-Ended AD9224 Op Amp Drive Circuit

Op Amp with DC Level-Shifting

Figure 20 shows a dc-coupled level-shifting circuit employing

an op amp, A1, to sum the input signal with the desired dc set.

Configuring the op amp in the inverting mode with the given

resistor values results in an ac signal gain of –1. If the signal

inversion is undesirable, interchange the VINA and VINB con-

nections to reestablish the original signal polarity. The dc volt-

age at VREF sets the common-mode voltage of the AD9224.

For example, when VREF = 1.0 V, the input level from the op

amp will also be centered around 1.0 V. The use of ratio matched,

thin-film resistor networks will minimize gain and offset errors.

Also, an optional pull-up resistor, RP, may be used to reduce

the output load on VREF to less than 1 mA maximum.

0В

Постоянный ток

+VREF

–VREF

VINA

VINB

AD9224

0,1 F

500 *

0,1 F

500 *

7

1

2

3

4

5

A1

6

Северная Каролина

Северная Каролина

+ V

КС

500 *

R

S

VREF

500 *

R

S

R

P

**

+ V

*OPTIONAL RESISTOR NETWORK-OHMTEK ORNA500D

**OPTIONAL PULL-UP RESISTOR WHEN USING INTERNAL REFERENCE

NC = NO CONNECT

Рисунок 20. Single-Ended Input with DC-Coupled Level Shift

AC COUPLING AND INTERFACE ISSUES

For applications where ac coupling is appropriate, the op amp’s

output can be easily level-shifted via a coupling capacitor. Это

has the advantage of allowing the op amp's common-mode level

to be symmetrically biased to its midsupply level (ie (V

КС

+

V

EE

)/2). Op amps that operate symmetrically with respect to

their power supplies typically provide the best ac performance as

well as greatest input/output span. Various high speed/perfor-

mance amplifiers that are restricted to +5 V/–5 V operation and/

or specified for +5 V single-supply operation can be easily

configured for the 4 V or 2 V input span of the AD9224.

differential input connection should be considered for opti-

mum ac performance.

Simple AC Interface

Figure 21 shows a typical example of an ac-coupled, single-

ended configuration. The bias voltage shifts the bipolar, ground-

referenced input signal to approximately AVDD/2. Значение

for C1 and C2 will depend on the size of the resistor, R. The

capacitors, C1 and C2, are a 0.1 µ F ceramic and 10 µ F tanta-

lum capacitor in parallel to achieve a low cutoff frequency while

maintaining a low impedance over a wide frequency range.

combination of the capacitor and the resistor form a high-pass filter

with a high-pass –3 dB frequency determined by the equation,

е

–3 dB

= 1/(2 × π × R × ( C 1 + C 2))

The low impedance VREF voltage source both biases the VINB

input and provides the bias voltage for the VINA input. Фигура

21 shows the VREF configured for 2.0 V thus the input range

of the A/D is 0 V to 4 V. Other input ranges could be selected

by changing VREF.

VINA

VINB

AD9224

+5 V

-5V

R

S

0В

+2V

–2V

V

В

C1

10 F

R

S

AD9631

+ V

+ V

C2

0,1 F

10 F

0,1 F

0,5

2,5

4,5

R

R

R

R

SENSE

Рисунок 21. AC-Coupled Input

AD9224

-14 -

REV.

Alternative AC Interface

Figure 22 shows a flexible ac-coupled circuit that can be con-

figured for different input spans. Since the common-mode

voltage of VINA and VINB are biased to midsupply (V

CM

)

independent of VREF, VREF can be pin strapped or reconfig-

ured to achieve input spans between 2 V and 4 V pp.

AD9224's CMRR, along with the symmetrical coupling RC

networks, will reject both power supply variations and noise.

V

CM

establishes the common-mode voltage. V

CM

's source im-

pedance is 5 k Ω . The capacitors, C1 and C2, are typically a

0.1 µ F ceramic and 10 µ F tantalum capacitor in parallel to

achieve a low cutoff frequency while maintaining a low imped-

ance over a wide frequency range. R

S

isolates the buffer ampli-

fier from the A/D input. The optimum performance is preserved

because VINA and VINB are driven via symmetrical RC net-

работает. The f

-3 ДБ

point can be approximated by the equation,

е

–3 dB

=

1

2 π× 6 K + ( C 1 + C 2)

VINA

VINB

AD9224

1k

R

S

V

В

C2

0,1 F

R

S

VCM

1k

C2

0,1 F

C1

10 F

C1

10 F

C3

0,1 F

Рисунок 22. AC-Coupled Input-Flexible Input Span,

V

CM

= 2,5 V

OP AMP SELECTION GUIDE

Op amp selection for the AD9224 is highly dependent on a

конкретного приложения. In general, the performance requirements

of any given application can be characterized by either time

domain or frequency domain pa rameters. In either case, one

should carefully select an op amp that preserves the perfor-

mance of the A/D. This task becomes challenging when one

considers the AD9224's high performance capabilities coupled

with other extraneous system level requirements such as power

consumption and cost.

The ability to select the optimal op amp may be further compli-

cated by either limited power supply availability and/or limited

acceptable supplies for a desired op amp. Newer, high perfor-

mance op amps typically have input and output range limita-

tions in accordance with their lower supply voltages. В результате,

some op amps will be more appropriate in systems where ac-

coupling is allowable. When dc-coupling is required, op amps

without headroom constraints such as rail-to-rail op amps or

ones where larger supplies can be used should be considered.

The following section describes some op amps currently avail-

able from Analog Devices. The system designer is always en-

couraged to contact the factory or local sales office to be

updated on Analog Devices latest amplifier product offerings.

Highlights of the areas where the op amps excel and where they

may limit the performance of the AD9224 is also included.

When single-ended, dc coupling is needed. Использование

AD8056 in a differential configuration (Figure 23) is highly

рекомендуется.

AD8055: f

-3 ДБ

= 300 MHz.

Низкая стоимость. Best used for driving single-ended ac

сочетании конфигурации.

Limit: THD is compromised when output is not

swinging about 0 V.

AD8056: Dual Version of above amp.

Perfect for single-ended to differential configuration

(see Figure 23). Harmonics cancel each other in

differential drive, making this amplifier highly recom-

mended for a single-ended input signal source. Ручки

input signals past the 20 MHz Nyquist frequency.

AD9631: f

-3 ДБ

= 250 MHz.

Moderate cost.

Good for single-ended drive applications when signal

is anywhere between 0 V and 3 V.

Limits: THD is compromised above 8 MHz.

DIFFERENTIAL MODE OF OPERATION

Since not all applications have a signal preconditioned for differ-

ential operation, there is often a need to perform a single-ended-

to-differential conversion. In systems that do not need to be dc

coupled, an RF transformer with a center tap is the best method

to generate differential inputs for the AD9224. It provides all

the benefits of operating the A/D in the differential mode with-

out contributing additional noise or distortion. An RF transformer

also has the added benefit of providing electrical isolation be-

tween the signal source and the A/D.

An improvement in THD and SFDR performance can be real-

ized by operating the AD9224 in the differential mode.

performance enhancement between the differential and single-

ended mode is most noteworthy as the input frequency approaches

and goes beyond the Nyquist frequency (ie, f

В

> F

S

/2).

The circuit shown in Figure 23 is an ideal method of applying a

differential dc drive to the AD9224. We have used this configu-

ration to drive the AD9224 from 2 V to 4 V spans at frequencies

approaching Nyquist, with performance numbers matching

those shown on the Specification pages of this data sheet (gath-

ered through a transformer). The dc input is shifted to a dc

point swinging symmetrically about the reference voltage.

optional resistor will provide additional current if more refer-

ence drive is required.

VINA

VINB

CML

+ V

R*

0,1 F

500

VREF

0В

10 F

500

500

500

500

500

500

500

*OPTIONAL

50

50

AD9224

Рисунок 23. Direct Coupled Drive Circuit with AD8056 Dual

Op усилители

AD9224

-15 -

REV.

The driver circuit shown in Figure 23 is optimized for dc cou-

pling applications requiring optimum distortion performance.

This differential op amp driver circuit is configured to convert

and level shift a 2 V pp single-ended, ground referenced signal

to a 4 V pp differential signal centered at the VREF level of the

ADC. The circuit is based on two op amps that are configured

as matched unity gain difference amplifiers. The single-ended

input signal is applied to opposing inputs of the difference am-

plifiers, thus providing differential drive. The common-mode

offset voltage is applied to the noninverting resistor leg of each

difference amplifier providing the required offset voltage.

common-mode offset can be varied over a wide span without

any serious degradation in distortion performance as shown in

Figure 25a, thus providing some flexibility in improving output

compression distortion from some ± 5 V op amps with limited

positive voltage swing.

To protect the AD9224 from an undervoltage fault condition

from op amps specified for ± 5 V operation, two diodes to AGND

can be inserted between each op amp output and the AD9224

ресурсов. The AD9224 will inherently be protected against any

overvoltage condition if the op amps share the same positive

power supply (ie, AVDD) as the AD9224. Note, the gain

accuracy and common-mode rejection of each difference ampli-

fier in this driver circuit can be enhanced by using a matched thin-

film resistor network (ie, Ohmtek ORNA5000F) for the op

усилителей. The AD9224's small signal bandwi dth is 120 MHz, hence

any noise falling within the baseband bandwidth of the AD9224

will degrade its overall noise performance.

The noise performance of each unity gain differential driver

circuit is limited by its inherent noise gain of two. For unity gain

op amps ONLY, the noise gain can be reduced from two to one

beyond the input signal's passband by adding a shunt capacitor,

C

F

, across each op amp's feedback resistor. This will essentially

establish a low-pass filter, which reduces the noise gain to one

beyond the filter's f

-3 ДБ

while simultaneously bandlimiting the

input signal to f

-3 ДБ

. Note, the pole established by this filter

can also be used as the real pole of an antialiasing filter.

Figure 24 shows the schematic of the suggested transformer

цепи. The circuit uses a Minicircuits RF transformer, model

T4-1T, which has an impedance ratio of four (turns ratio of 2).

The schematic assumes that the signal source has a 50 Ω source

импеданса. The 1:4 impedance ratio requires the 200 Ω sec-

ondary termination for optimum power transfer and VSWR.

The center tap of the transformer provides a convenient

means of level shifting the input signal to a desired common-

mode voltage.

VINA

VINB

AD9224

200

49,9

R

S

33

CML

MINICIRCUITS

T4-1T

0,1 F

R

S

33

Рисунок 24. Transformer Coupled Input

This (Figure 24) configuration was used to gather all of the

differential data on the Specifications pages.

Transformers with other turns ratios may also be selected to

optimize the performance of a given application. Например,

given input signal source or amplifier may realize an improve-

ment in distortion performance at reduced output power levels

and signal swings. For example, selecting a transformer with a

higher impedance ratio (eg, Minicircuits T16-6T with a 1:16

impedance ratio) effectively “steps up” the signal level thus

further reducing the driving requirements of signal source.

Referring to Figure 24, a series resistor, R

S

, was inserted between

the AD9224 and the secondary of the transformer. Значение

33 Ω was selected to specifically optimize both the THD and

SNR performance of the A/D. R

S

and the internal capacitance

help provide a low-pass filter to block high frequency noise.

The AD9224 can be easily configured for either a 2 V pp input

span or 4.0 V pp input span by setting the internal reference

(see Table II). Other input spans can be realized with two exter-

nal gain setting resistors as shown in Figure 28 of this data

лист. Figure 25a demonstrates the AD9224's high degree of

linearity and THD over a wide range of common-mode

напряжения.

COMMON-MODE VOLTAGE – V

84

82

72

80

78

76

0,5

4

1

THD – dB

2

2,5

3

4,5

е

В

= 10MHz

е

В

= 20MHz

74

Figure 25a. THD vs. Common-Mode Voltage (AIN = 2 V

Differential)

COMMON-MODE VOLTAGE – V

10

-30

-120

-40

-50

-60

0

THD – dB

8

17.25 26.5 35.7 45E6 54.25

82

0

-10

-20

-70

-80

-90

-100

-110

63.5 72.75

ФОНД

2ND

3RD

5TH

9TH

6TH

7TH

8TH

Figure 25b. Frequency Domain Plot F

В

= 5 MHz, F

S

=

40 MHz (A

В

= 2 V Differential)

AD9224

-16 -

REV.

REFERENCE CONFIGURATIONS

The figures associated with this section on internal and external

reference operation do not show recommended matching series

resistors for VINA and VINB for the purpose of simplicity.

Please refer to the Driving the Analog Inputs section for a dis-

cussion of this topic. Also, the figures do not show the decou-

pling network associated with the CAPT and CAPB pins.

Please refer to the Reference Operation section for a discussion

of the internal reference circuitry and the recommended decou-

pling network shown in Figure 17.

USING THE INTERNAL REFERENCE

Single-Ended Input with 0 to 2 VREF Range

Figure 26a shows how to connect the AD9224 for a 0 V to 2 V

or 0 V to 4 V input range via pin strapping the SENSE pin.

intermediate input range of 0 to 2 × VREF can be established

using the resistor programmable configuration in Figure 28.

In either case, both the midscale voltage and input span are

directly dependent on the value of VREF. В частности,

midscale voltage is equal to VREF while the input span is equal

to 2 × VREF. Thus, the valid input range extends from 0 to 2 ×

VREF. When VINA is ≤ 0 V, the digital output will be 000 Hex;

when VINA is ≥ 2 × VREF, the digital output will be FFF Hex.

Shorting the VREF pin directly to the SENSE pin places the

internal reference amplifier in unity-gain mode and the resultant

VREF output is 1 V. Therefore, the valid input range is 0 V to

2 V. However, shorting the SENSE pin directly to the REFCOM

pin configures the internal reference amplifier for a gain of 2.0

and the resultant VREF output is 2.0 V. Thus, the valid input

range becomes 0 V to 4 V. The VREF pin should be bypassed to

the REFCOM pin with a 10 µ F tantalum capacitor in parallel

with a low-inductance 0.1 µ F ceramic capacitor.

10 F

VINA

VREF

AD9224

0,1 F

VINB

2 VREF

0В

SHORT FOR 0V TO 2V

INPUT SPAN

SENSE

SHORT FOR 0V TO 4V

INPUT SPAN

REFCOM

Figure 26a. Internal Reference—2 V pp Input Span,

V

CM

= 1 V, or 4 V pp Input Span

Figure 26b illustrates the relation between reference voltage and

THD. Note that optimal performance occurs when the refer-

ence voltage is set to 1.5 V (input span = 3 V).

Номинальное напряжение - V

-60

-65

-80

1,0

THD – dB

1,2

1,4

1,6

1,8

2,0

2,2

-70

-75

-85

-90

Figure 26b. THD vs. Reference Voltage, F

S

= 40 MHz,

F

В

= 10 MHz (Differential)

Figure 27 shows the single-ended configuration that gives good

dynamic performance (SINAD, SFDR). To optimize dynamic

specifications, center the common-mode voltage of the analog

input at approximately by 2.5 V by connecting VINB to a low

impedance 2.5 V source. As described above, shorting the

VREF pin directly to the SENSE pin results in a 1 V reference

voltage and a 2 V pp input span. The valid range for input

signals is 1.5 V to 3.5 V. The VREF pin should be bypassed to

the REFCOM pin with a 10 µ F tantalum capacitor in parallel

with a low-inductance 0.1 µ F ceramic capacitor.

This reference configuration could also be used for a differential

input in which VINA and VINB are driven via a transformer as

shown in Figure 24. In this case, the common-mode voltage,

V

CM

, is set at midsupply by connecting the transformer's center

tap to CML of the AD9224. VREF can be configured for 1.0 V or

2.0 V by connecting SENSE to either VREF or REFCOM re-

соответственно. Note that the valid input range for each of the

differential inputs is one half of the single-ended input and thus

becomes V

CM

– VREF/2 to V

CM

+ VREF/2.

1V

0,1 F