Однако регистр сдвига будет восстановить снова по заднему фронту

сигнала, CONVST для того, чтобы часть возвращается

известное состояние каждого цикла преобразования. В результате операции чтения

от выходного регистра не должен колебаться между падения

края, как CONVST регистра сдвига вывод будет восстановить в

середине операции чтения и чтения данных обратно в

микропроцессор появится недействительными.

Пропускной части может быть увеличена путем чтения

данных во время преобразования. Если прочитать данные во время преобразования

Пропускная время 6 μ с (время преобразования), а также 1,5 μ с является

достигнута. Это минимальное время пропускная способность 7,5 μ с достигается

с незначительным сокращением производительности AD7893.

сигнал (шум + искажения) число, вероятно, унизить А. П.-

приближенно 1,5 дБ, а код мерцания со стороны также будет

увеличение (см. раздел AD7893 производительности).

Потому что AD7893 представлена в 8-контактном корпусе в мини-

Майз место на плате, количество контактов для взаимодействия является

весьма ограничены. В результате, не имеющих статуса сигнала обеспечивается за счет

AD7893, чтобы указать, когда переход завершен. Во многих

приложений, это не будет проблемой, как и данные могут быть прочитаны

от AD7893 во время преобразования и после преобразования, каким-

Однако приложений, которые хотят достичь максимальной производительности

от AD7893 придется убедиться, что данные не читать

происходят во время преобразования или во время 600 нс до роста

CONVST края. Это может быть достигнуто двумя путями. Первый

заключается в обеспечении в программном обеспечении, что операции чтения не начато

до 6 μ с после роста краю CONVST. Это произойдет только

возможно, если программное обеспечение не знает, когда это команда CONVST

выдается. Вторая схема заключается в использовании CONVST сиг-

NAL и как начать преобразование сигнала и сиг� �ала прерывания.

Простейший способ сделать это будет генерировать меандр

сигнал для CONVST с высокой и низкой время 6 μ с (см. рис

4). Преобразование может быть возбуждено на повышение края CONVST.

заднему фронту CONVST происходит 6 μ с более поздней версии и может быть использован как EI-

там активную низким или снижается, края вызвало прерывание сигнала

скажите процессор для считывания данных с AD7893. При условии

что читать завершении операции 600 нс до восстания

края CONVST, AD7893 будет работать спецификации.

CONVST

SCLK

Преобразование начинается

И TRACK / HOLD GOES

В трюм

т

1

Преобразование ENDS

6μs ПОЗЖЕ

СЕРИЙНЫЙ READ

ОПЕРАЦИИ

OUTPUT СЕРИЙНЫЙ

Регистр сдвига IS

RESET

600ns MIN

т

CONVERT

Операции чтения

Следует положить конец 600ns

До следующей

RISING КРАЮ

CONVST

Рисунок 3. Сроки последовательности для оптимальной работы с AD7893

AD7893

REV. E

-8 -

Эта схема ограничивает пропускную до 12 μ с минимальным, каким-

Однако, в зависимости от времени отклика микропроцессору

прерывания сигнала и время, затрачиваемое процессором читать

данных, это может быть быстрым система могла бы работать.

В любом случае, сигнал CONVST не иметь 50:50

рабочего цикла. Это может быть адаптирована для оптимизации пропускной

час� �и для данной системы.

Кроме того, сигнал CONVST может быть использован как обычный узкой

импульса. Рост краю CONVST можно использовать в качестве активного

высокие или растущие края вызвало прерывание. Программное обеспечение задержки с 6 μ может

быть осуществлены до данные считываются из части.

Последовательный интерфейс

Последовательный интерфейс для AD7893 состоит только из двух проводов,

последовательный ввод часы (SCLK) и последовательный выход данных (SDATA).

Это дает возможность простой в использовании интерфейс для большинства микроконтроллеров

DSP процессора и регистров сдвига.

5 показаны временные диаграммы для операции чтения с

AD7893. Последовательный ввод часы (SCLK) обеспечивает часы

Источник последовательный интерфейс. Серийный данные из разгонял

SDATA линии по нарастающему фронту, в будильнике и действует на

заднему фронту SCLK. Шестнадцать тактовых импульсов должна быть предоставлена

части доступа к полной результате конверсии. AD7893 про-

Vides 4 нули следуют бит результата преобразования-12

начиная с MSB (DB11). Последнее бит данных, которые будут разгонял

на окончательный рост часы края LSB (DB0). На 6-

надцать заднему фронту SCLK, линия SDATA отключена (3-

указано). После этого последний бит был из разгонял, вход SCLK

должны вернуться с низким и остаются на низком уровне до следующего последовательной передачи данных читать

операции. Если Есть дополнительные импульсы часов после шестнадцатой

часы, AD7893 начнется снова с выдачей данных

от выходного регистра, а также шины данных больше не будет

3-заявил даже тогда, когда часы останавливаются. При условии, что последовательный

Остановились часы до следующего падения краю CONVST,

AD7893 будет продолжать работать правильно с выходом сдвиг

Регистрация будет сброшен на падающем края CONVST, однако,

SCLK линия должна быть низкой, когда CONVST низкий, в целях

для сброса выходного регистра сд� �ига правильно.

Последовательный ввод часы не должно быть непрерывным в течение

серийный операции чтения. 16 бит данных (4 ведущих нулей

и 12 результате преобразования бит) может быть прочитан из AD7893 в

число байт, однако, вход СКОВ должны оставаться низким Бе-

между 2 байта.

Как правило, выходной регистр обновляется в конце-конвергенции

Сион. Если серийный читать из выходного регистра ведется при

преобразование завершено, однако, обновления продукции

Зарегистрироваться откладывается. В этом случае, выходной регистр обновляется

когда серийный читать завершена. Если серийный читать не было

завершена до следующего падения краю CONVST, выход

регистр будет обновлен на падающем края CONVST и

регистр сдвига выходного счетчик сбрасывается. В случаях, когда

считывания данных было начато и не завершено до падения

края CONVST, пользователь должен обеспечить CONVST импульса

ширина свыше 1,5 μ ы для обеспечения правильной настройки AD7893

до следующего преобразования инициируется. В случаях, когда

выход обновлений происходит либо в конце преобразования или, по крайней

В конце серийного читать, которое завершается в 1,5 μ с до восстания

края CONVST, стандартной ширины импульса 50 нс минимальной

относится к CONVST.

CONVST

SCLK

Преобразование начинается

И TRACK / HOLD GOES

В трюм

CONVST ОЗНАЧАЕТ

К микропроцессора, ЧТО

Конверсия

ПОЛНОЕ

т

CONVERT

СЕРИЙНЫЙ READ

ОПЕРАЦИИ

микропроцессора INT СЕРВИС

Или опрос

ВКЛЮЧЕНИЕ

600ns MIN

Операции чтения

Следует положить конец 600ns

До следующей

RISING КРАЮ

CONVST

Рисунок 4. CONVST Используется в качестве Статус сигнала

SDATA (O)

SCLK (I)

Четыре ведущих нулей

DB11

DB10

ТРИ-STATE

ТРИ-STATE

DB0

т

5

т

4

т

3

т

2

Рисунок 5. Данные операции чтения

AD7893

-9 -

REV. E

AD7893 считает серийный края часы, чтобы знать, какой бит

с выхода регистра должен быть сделан на SDATA из-

положить. Для того, чтобы часть не теряет синхронизацию,

последовательный счетчик часов сброс заднему фронту CONVST

ввода, при условии, СКОВ линии мала. Пользователь должен обеспечить

что заднему фронту на входе CONVST не происходит в то время как

последовательные данные операции чтения работ.

Микропроцессорная / микроконтроллером INTERFACE

AD7893 обеспечивает проволоки последовательный интерфейс 2, которые могут быть

используется для подключения к последовательным портам процессоров цифровой обработки сигналов и

микроконтроллеров. Цифры с 6 по 9 показать AD7893 между

сталкиваются с рядом различных микроконтроллеров и DSP про-

cessors. AD7893 принимает внешние часы серийного и, как

результате, во всех интерфейсов, показанном здесь, процессор / контроллер

настроен как мастер, обеспечивая последовательный часы

AD7893 настроен в качестве раба в системе.

AD7893-8051 Интерфейс

На рисунке 6 показана взаимосвязь между AD7893 и

8XC51 микроконтроллера. 8XC51 настроен на его режима

0 последовательный интерфейс режима. Диаграмма показывает простая форма

интерфейс, где AD7893 является единственной частью связаны с

последовательному порту 8XC51 и, следовательно, не декодирования

серийный операции чтения не требуется. Он также не содержит положений, для

мониторинга, когда преобразование завершено на AD7893.

Either of these two tasks can readily be accomplished with minor

modifications to the interface. To chip select the AD7893 in

systems where more than one device is connected to the 8XC51’s

serial port, a port bit configured as an output from one of the

8XC51's parallel ports can be used to gate on or off the serial

clock to the AD7893. A simple AND function on this port bit

and the serial clock from the 8XC51 will provide this function.

The port bit should be high to select the AD7893 and low when

it is not selected.

To monitor the conversion time on the AD7893, a scheme such

as previously outlined with CONVST can be used. This can be

implemented in two ways. One is to connect the CONVST line

to another parallel port bit that is configured as an input. Это

port bit can then be polled to determine when conversion is

complete. An alternative is to use an interrupt driven system, in

which case the CONVST line should be connected to the INT1

input of the 8XC51.

The serial clock rate from the 8XC51 is limited to significantly

less than the allowable input serial clock frequency with which

the AD7893 can operate. As a result, the time to read data from

the part will actually be longer than the conversion time of the

part. This means that the AD7893 cannot run at its maximum

throughput rate when used with the 8XC51.

AD7893-68HC11 Interface

An interface circuit between the AD7893 and the 68HC11

microcontroller is shown in Figure 7. For the interface shown,

the 68HC11 SPI port is used, and the 68HC11 is configured in

its single-chip mode. The 68HC11 is configured in the master

mode with its CPOL bit set to a logic zero and its CPHA bit set

to a logic one. As with the previous interface, the diagram shows

the simplest form of the interface where the AD7893 is the only

part connected to the serial port of the 68HC11 and, therefore,

no decoding of the serial read operations is required. It also

makes no provisions for monitoring when conversion is com-

plete on the AD7893.

Once again, either of these two tasks can readily be accom-

plished with minor modifications to the interface. To chip select

the AD7893 in systems where more than one device is con-

nected to the 68HC11's serial port, a port bit, configured as an

output from one of the 68HC11's parallel ports, can be used to

gate on or off the serial clock to the AD7893. A simple AND

function on this port bit and the serial clock from the 68HC11

will provide this function. The port bit should be high to select

the AD7893 and low when it is not selected.

To monitor the conversion time on the AD7893, a scheme such

as outlined in the previous interface with CONVST can be

used. This can be implemented in two ways. One is to connect

the CONVST line to another parallel por t bit that is configured

as an input. This port bit can then be polled to determine when

conversion is complete. An alternative is to use an interrupt

driven system, in which case the CONVST line should be con-

nected to the IRQ input of the 68HC11.

The serial clock rate from the 68HC11 is limited to significantly

less than the allowable input serial clock frequency with which

the AD7893 can operate. As a result, the time to read data from

the part will actually be longer than the conversion time of the

part. This means that the AD7893 cannot run at its maximum

throughput rate when used with the 68HC11.

AD7893

SDATA

SCLK

8XC51

P3.0

P3.1

Рисунок 6. AD7893 to 8XC51 Interface

AD7893

SDATA

SCLK

68HC11

SCK

MISO

Рисунок 7. AD7893 to 68HC11 Interface

AD7893

REV. E

–10–

AD7893–ADSP-2105 Interface

An interface circuit between the AD7893 and the ADSP-2105

DSP processor is shown in Figure 8. In the interface shown, the

RFS1 output from the ADSP-2105's SPORT1 serial port is

used to gate the serial clock (SCLK1) of the ADSP-2105 before

it is applied to the SCLK input of the AD7893. The RFS1 out-

put is configured for active high operation. The interface

ensures a noncontinuous clock for the AD7893's serial clock

input with only sixteen serial clock pulses provided, and the

serial clock line of the AD7893 remaining low between data

transfers. The SDATA line from the AD7893 is connected to

the DR1 line of the ADSP-2105's serial port.

AD7893

SDATA

SCLK

ADSP-2105

DR1

RFS1

SCLK1

Рисунок 8. AD7893 to ADSP-2105 Interface

The timing relationship between the SCLK1 and RFS1 outputs

of the ADSP-2105 are such that the delay between the rising

edge of the SCLK1 and the rising edge of an active high RFS1

is up to 25 ns. There is also a requirement that data must be set

up 10 ns prior to the falling edge of the SCLK1 to be read cor-

rectly by the ADSP-2105. The data access time for the AD7893

is 50 ns from the rising edge of its SCLK input. Assuming a

10 ns propagation delay through the external AND gate, the

high time of the SCLK1 output of the ADSP-2105 must be

≥ (50 + 25 + 10 + 10) ns, ie, ≥ 95 ns. This means that the

serial clock frequency with which the interface of Figure 13 can

work with is limited to 5.26 MHz.

An alternative scheme is to configure the ADSP-2105 to accept

an external serial clock. In this case, an external noncontinuous

serial clock that drives the serial clock inputs of both the ADSP-

2105 and the AD7893 is provided. In this scheme, the serial

clock frequency is limited to 5 MHz by the ADSP-2105.

To monitor the conversion time on the AD7893, a scheme such

as outlined in previous interfaces with CONVST can be used.

This can be implemented by connecting the CONVST line

directly to the IRQ2 input of the ADSP-2105.

AD7893–DSP56000 Interface

F igure 9 shows an interface circuit between the AD7893 and the

DSP56000 DSP processor. The DSP5600 is configured for nor-

mal mode asynchronous operation with gated clock. It is also set

up for a 16-bit word with the gated serial clock being generated

by the DSP56000 and appears on the SC0 pin. The SC0 pin

should be configured as an output by setting bit SCD0 to 1. В

this mode, the DSP56000 provides sixteen serial clock pulses to

the AD7893 in a serial read operation. The DSP56000 assumes

valid data on the first falling edge of SCK, so the interface is

simply two-wire as shown in Figure 9.

To monitor the conversion time on the AD7893, a scheme such

as outlined in previous interface examples with CONVST can

be used. This can be implemented by connecting the CONVST

line directly to the IRQA input of the DSP56000.

AD7893

SDATA

SCLK

DSP56000

SC0

SRD

Рисунок 9. AD7893 to DSP56000 Interface

AD7893 PERFORMANCE

Linearity

The linearity of the AD7893 is determined by the on-chip 12-bit

D/A converter. This is a segmented DAC that is laser trimmed

for 12-bit integral linearity and differential linearity. Typical

relative numbers for the part are ± 1/4 LSB, while the typical

DNL errors are ± 1/2 LSB.

Шум

In an A/D converter, noise exhibits itself as code uncertainty in

dc applications and as the noise floor (in an FFT, for example)

in ac applications. In a sampling A/D converter like the AD7893,

all information about the analog input appears in the baseband

from dc to 1/2 the sampling frequency. The input bandwidth of

the track/hold exceeds the Nyquist bandwidth; therefore, an

antialiasing filter should be used to remove unwanted signals

above f

S

/2 in the input signal in applications where such signals

exist.

Figure 10 shows a histogram plot for 8192 conversions of a dc

input using the AD7893. The analog input was set at the center

of a code transition. The timing and control sequence used was

per Figure 3 where the optimum performance of the ADC was

achieved. It can be seen that almost all the codes appear in the

one output bin, indicating very good noise performance from

the ADC. The rms noise performance for the AD7893-2 for the

above plot was 87 µ V. Since the analog input range, and hence

LSB size, on the AD7893-10 is eight times what it is for the

AD7893-2, the same output code distribution results in an out-

put rms noise of 700 µ V for the AD7893-10.

CODE

9000

1000

(X–4) (X–3)

OCCURRENCES OF CODE

(X–2) (X–1)

X

(X+1) (X+2) (X+3) (X+4)

8000

5000

4000

3000

2000

7000

6000

0

SAMPLING FREQUENCY = 102.4kHz

T