Page 1
REV. B
Информация, предоставленная компанией Analog Devices, как полагают, является точной и
надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его
использования, а также за любые нарушения патентов или других прав третьих сторон, которые
могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или иным образом
какой-либо патент или патентные права, Analog Devices.
AD7888
Один Технология Пути, PO Box 9106, Норвуд, М. 02062-9106, США
Tel: 781/329-4700
www.analog.com
Факс: 781/326-8703
© Analog Devices, Inc 2001
2,7 В до 5,25 В, Micropower, 8-канальный,
125 kSPS, 12-разрядного АЦП в 16-Lead TSSOP
Функциональная блок-схема
SAR АЦП +
LOGIC CONTROL
AGND
REF IN / OUT REF
AIN8
AIN1
SCLK
Даут
DIN
AGND
AD7888
V
DD
CS
T / H
I / P
MUX
BUF
2.5V
REF
CHARGE
ПЕРЕРАСПРЕДЕЛЕНИЕ
КСР
СПОРТ
КОМП
ОСОБЕННОСТИ
Определенные для V
DD
от 2,7 В до 5,25 В
Гибкая Власть / Пропускная способность управления
Режим выключения: 1 Макс
Восемь однополярных входов
Последовательный интерфейс: SPI ™ / QSPI ™ / MICROWIRE ™ / DSP
Совместимый
16-Lead SOIC Узкие и TSSOP пакеты
ПРИМЕНЕНИЕ
Аккумуляторной системы (персональных цифровых помощников,
Медицинские инструменты, мобильная связь)
Приборы и системы управления
Высокоскоростные модемы
ОБЩИЕ СВЕДЕНИЯ
AD7888 является высокая скорость, низкое энергопотребление, 12-разрядный АЦП, что оператор-
Точные от одного 2,7 В до 5,25 питания V. AD7888 является
способные 125 kSPS пропускной. Вход легкой
провести приобретает сигнала в 500 нс и функции одного состава
схемы отбора проб. AD7888 содержит восемь одного состава
аналоговые входы, через AIN1 AIN8. Аналогового ввода по каждому
этих каналов от 0 до V
REF
. Она могла кон-
verting полную мощность сигнала до 2,5 МГц.
AD7888 функций на чипе 2,5 V ссылки, которые могут быть
используется в качестве источника справочной информации для A / D конвертер. REF
IN / OUT REF контактный позволяет пользователю доступ к этой ссылке. Alter-
в естественном виде, этот вывод может быть овердрайв, чтобы обеспечить внешнюю Приведи
ENCE напряжения для AD7888. Диапазон напряжения для этого внешних
ссылка от 1,2 В до V
DD
.
CMOS конструкция обеспечивает низкий рассеиваемая мощность типично
2 мВт для нормального функционирования и 3 мкВт в ждущий режим.
Часть доступна в 16-узкое тело привести небольшой набросок
(SOIC) и 16-привести сверхтонкий плана (TSSOP) пакета.
Ключевые продукты
1. Маленький 12-битный 8-канальный АЦП 16-TSSOP привести такой же
области, как 8-выводном SOIC и менее половины высоты.
2. Самое низкое энергопотребление, 12-битный 8-канальный АЦП.
3. Гибкие опции управления энергопотреблением, включая автоматическое
отключения питания после преобразования.
4. Аналоговый вход в диапазоне от 0 В до V
REF
(V
DD
).
5. Универсальный последовательный порт ввода / вывода (SPI / QSPI / MICROWIRE / DSP
Совместимый).
SPI и QSPI являются торговыми марками компании Motorola, Inc
MICROWIRE является торговой маркой компании National Semiconductor Corporation.
Page 2
REV. B
-2 -
AD7888-ТЕХНИЧЕСКИЕ
(V
DD
= 2,7 В до 5,25 В, REFIN / REFOUT = 2,5 V внешней / внутренней, если номер
не указано иное, е
SCLK
= 2 МГц (V
DD
= 2,7 В до 5,25 В); T
= T
MIN
Т
MAX
, Если не указано иное.)
Параметр
Версия
1
Версия B
1
Блок
Условия испытания / Комментировать
Динамические хара ктеристики
Отношение сигнал / шум + искажения Отношение
2, 3
(SNR) 71
71
дБ тип
е
В
= 10 кГц, синус волны, F
SAMPLE
= 125 kSPS
Коэффициент нелинейных искажений
2
(THD)
-80
-80
дБ тип
е
В
= 10 кГц, синус волны, F
SAMPLE
= 125 kSPS
Пик гармоники или Ложные шума
2
-80
-80
дБ тип
е
В
= 10 кГц, синус волны, F
SAMPLE
= 125 kSPS
Интермодуляционное искажение
2
(IMD)
Второго порядка
-78
-78
дБ тип
/ а = 9,983 кГц, ЦП = 10,05 кГц, е
SAMPLE
= 125 kSPS
Третьего порядка
-78
-78
дБ тип
/ а = 9,983 кГц, ЦП = 10,05 кГц, е
SAMPLE
= 125 kSPS
Источник до развязки
2
-80
-80
дБ тип
е
В
= 25 кГц
Полная мощность пропускной способности
2,5
2,5
МГц, тип
@ 3 дБ
DC ТОЧНОСТЬ
Любой канал
Разрешение
12
12
Биты
Интегральная нелинейность
2
± 2
± 1
LSB макс
Дифференциальная нелинейность
2
± 2
-1 / 1,5
LSB макс
Гарантированная Нет пропущенных кодов, 11 бит (ранг)
Гарантированная Нет пропущенных кодов, 12 бит (B ранг)
Офсетная ошибке
± 6
± 6
LSB макс
V
DD
= 4,75 В до 5,25 В (± 3 Обычно LSB)
± 4,5
± 4,5
LSB макс
V
DD
= 2,7 В до 3,6 В (как правило, ± 2 LSB)
Офсетная Ошибка матча
2
2
2
LSB тип
Ошибка усиления
2
± 2
± 2
LSB макс
Обычно 30 LSB с внутренним номер
Ошибка усиления матча
2
3
3
LSB макс
ANALOG INPUT
Диапазон входного напряжения
От 0 до V
REF
От 0 до V
REF
Вольт
Ток утечки
± 1
± 1
мкА макс
Входная емкость
38
38
пФ тип
Когда в Трек
4
4
пФ тип
Когда в Hold
Справочная INPUT / OUTPUT
REFIN диапазон входного напряжения
2,5 / V
DD
2,5 / V
DD
V мин / макс
Функциональные от 1,2 V
Входное полное сопротивление
5
5
кОм тип
Очень высокий импеданс Если внутреннего номер для инвалидов
REFOUT выходное напряжение
2.45/2.55
2.45/2.55
V мин / макс
REFOUT TK коэффициент
± 50
± 50
ппм / ° C тип
Дискретных входов
Входной High Voltage, V
INH
2,4
2,4
V мин
V
DD
= 4,75 В до 5,25 В
2,1
2,1
V мин
V
DD
= 2,7 В до 3,6 V
Входной низкого напряжения, V
INL
0,8
0,8
V макс
V
DD
= 2,7 В до 5,25 В
Входной ток, я
В
± 10
± 10
мкА макс
Обычно 10 нА, V
В
= 0 V или V
DD
Входная емкость, C
В
4
10
10
пФ макс
LOGIC ИТОГИ
Выходной High Voltage, V
Огайо
Я
ИСТОЧНИК
= 200 мкА
V
DD
- 0,5
V
DD
- 0,5
V мин
V
DD
= 2,7 В до 5,25 В
Выходное напряжение низкого, V
ПР
0,4
0,4
V макс
Я
Для мойки
= 200 мкА
Плавающей государства ток утечки
± 10
± 10
мкА макс
Плавающей государства выходная емкость
5
10
10
пФ макс
Выходной кодирования
Стрит (природных) Двоичные
Коэффициент конверсии
Пропускная время
16
16
SCLK Циклы
Время превращения + Приобретение времени. 125 с kSPS
2 МГц
Трек / Hold Время захвата
2
1,5
1,5
SCLK Циклы
Время превращения
14,5
14,5
SCLK Циклы
7,25 мкс (2 МГц)
Page 3
REV. B
-3 -
AD7888
Параметр
Версия
1
Версия B
1
Блок
Условия испытания / Комментировать
Требования к питанию
V
DD
2.7/5.25
2.7/5.25
V мин / макс
Я
DD
Нормальный режим
5
(Static)
700
700
мкА макс
Нормальный режим (оперативная)
700
700
мкА тип
е
SAMPLE
= 125 kSPS
Использование режима ожидания
450
450
мкА тип
е
SAMPLE
= 50 kSPS
Использование Режим выключения
80
80
мкА тип
е
SAMPLE
= 10 kSPS
12
12
мкА тип
е
SAMPLE
= 1 kSPS
Режим ожидания
6
200
200
мкА макс
V
DD
= 2,7 В до 5,25 В
Режим выключения
6
2
2
мкА макс
V
DD
= 4,75 В до 5,25 В (0,5 мкА типовой)
1
1
мкА макс
V
DD
= 2,7 В до 3,6 V
Нормальный режима Тепловыделение
3,5
3,5
мВт макс
V
DD
= 5 V
2,1
2,1
мВт макс
V
DD
3 = V
Завершение Тепловыделение
10
10
мкВт макс
V
DD
= 5 V
3
3
мкВт макс
V
DD
3 = V
Standby Power диссипации
1
1
мВт макс
V
DD
= 5 V
600
600
мкВт макс
V
DD
3 = V
ПРИМЕЧАНИЯ
1
Температурный диапазон следующим образом: Version: -40 ° C до +105 ° C; B Version: -40 ° C до +105 ° C.
2
См. терминологии.
3
SNR расчет включает искажений и шумов компонентов.
4
Пример испытания при 25 ° C для обеспечения соблюдения.
5
Все цифровые входы @ GND, за исключением CS @ V
DD
. Нет нагрузки на цифровые выходы. Аналоговые входы @ GND.
6
SCLK @ GND, когда SCLK с. Все цифровые входы @ GND, за исключением CS @ V
DD
. Нет нагрузки на цифровые выходы. Аналоговые входы @ GND.
Технические характеристики могут изменяться без предварительного уведомления.
Максимальная нагрузка ABSOLUTE
1
(T
= 25 ° C, если не указано иное)
V
DD
в AGND. . . . . . . . . . . . . . . . . . . . . . . . . -0,3 В до +7 V
Analog Входное напряжение AGND. . . . . -0,3 В до V
DD
+ 0,3 V
Цифровые Входное напряжение AGND. . . . . . -0,3 В до V
DD
+ 0,3 V
Цифровой выход напряжения в AGND. . . . -0,3 В до V
DD
+ 0,3 V
REFIN / REFOUT к AGND. . . . . . . . -0,3 В до V
DD
+ 0,3 V
Входной ток Любой Pin Кроме принадлежности
2
. . . . . . . . ± 10 мА
Диапазон рабочих температур
Коммерческий
(Версия). . . . . . . . . . . . . . . . . . . . . . -40 ° С до +105 ° C
(B Version). . . . . . . . . . . . . . . . . . . . . . . 0 ° C до +105 ° C
Диапазон температуры хранения. . . . . . . . . . . -65 ° С до +150 ° C
Температура перехода. . . . . . . . . . . . . . . . . . . . . . . . . 150 ° C
SOIC, TSSOP пакет, рассеиваемой мощности. . . . . . . . 450 мВт
θ
JA
Термальный сопротивление. . . . . . . . . . . . 124,9 ° C / W (SOIC)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 150,4 ° C / W (TSSOP)
θ
JC
Термальный сопротивление. . . . . . . . . . . . . 42,9 ° C / W (SOIC)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 27,6 ° C / W (TSSOP)
Ведущие Температура пайки
Паровой фазы (60 сек). . . . . . . . . . . . . . . . . . . . . . 215 ° C
Инфракрасные (15 сек). . . . . . . . . . . . . . . . . . . . . . . . . 220 ° C
ОУР. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1 кВ
ПРИМЕЧАНИЯ
1
Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к вечной
Нент к повреждению устройства. Это стресс рейтинг только; Функциональные возможности
устройство на таких или любых других указанных выше условий, перечисленных в оперативной
разделах данной спецификации не подразумевается. Воздействие абсолютной максимально допустимая
условиях в течение длительного периода может повлиять на устройство надежности.
2
Переходный ток до 100 мА не вызовет SCR защелки деятел ьности.
ВНИМАНИЕ!
ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко
накопить на организм человека и испытательное оборудование и может выполнять без обнаружения.
Хотя AD7888 функции собственной защиты ОУР схем, постоянное повреждение может
место на устройствах под действием высоких энергий электростатических разрядов. Таким образом, надлежащее ОУР
меры предосторожности для избежания ухудшения производительности или потерю функциональности.
ВНИМАНИЕ!
ОУР SENSITIVE УСТРОЙСТВО
ЗАКАЗ путешествий
Линейность
Ошибка
Пакет
Пакет
Модель
(LSB)
1
Описание
Вариант
AD7888AR
± 2
SOIC
R-16A
AD7888BR
± 1
SOIC
R-16A
AD7888ARU
± 2
TSSOP
RU-16
AD7888BRU
± 1
TSSOP
RU-16
EVAL-AD7888CB
2
EVAL-CONTROL BRD2
3
ПРИМЕЧАНИЯ
1
Нелинейность здесь относится к интегральной погрешности линейности.
2
Это может быть использовано в качестве автономного комиссию по оценке или в сочетании с
EVAL-панель для оценки / целей демонстрации.
3
Эта плата единое целое позволяет управлять PC и общаться со всеми
Analog Devices оценочные платы оканчивающиеся на обозн чения CB.
Page 4
REV. B
AD7888
-4 -
Предельные при Т
MIN
, T
MAX
(A, B Версии)
Параметр
4,75 В до 5,25 В
2,7 В до 3,6 V
Блок
Описание
е
SCLK
2
2
2
МГц, макс
т
CONVERT
14,5 т
SCLK
14,5 т
SCLK
т
ACQ
1,5 т
SCLK
1,5 т
SCLK
Пропускная Время = т
CONVERT
+ Т
ACQ
= 16 т
SCLK
т
1
10
10
нс мин
CS в SCLK установки времени
т
2
3
30
60
нс макс
Задержка с CS-Даут до 3-State инвалидов
т
3
3
75
100
нс макс
Время доступа к данным после SCLK заднему фронту
т
4
20
20
нс мин
Данные установки времени до SCLK переднего фронта
т
5
20
20
нс мин
Данные действительны на SCLK Hold время
т
6
0,4 т
SCLK
0,4 т
SCLK
нс мин
Длительность импульса высокого SCLK
т
7
0,4 т
SCLK
0,4 т
SCLK
нс мин
Низкий SCLK Длительность импульса
т
8
4
80
80
нс макс
CS Рост край к Даут Высокий импеданс
т
9
5
5
мкс тип
Power-Up Time от завершения
ПРИМЕЧАНИЯ
1
Пример испытания на 25 ° C для обеспечения соблюдения. Все входные сигналы указаны с TR = ф = 5 нс (10% до 90% от V
DD
) И приурочен от уровня напряжения 1,6 В.
2
Mark / Space соотношение SCLK вход 40/60 до 60/40. См. раздел серийный интерфейс.
3
Измеренные с грузом схемы на рисунке 1 и определяется как время, необходимое для вывода на крест 0,8 В или 2,4 В с V
DD
= 5 В ± 10%, а время для выхода на
перекрестного 0,4 V или 2,0 V с V
DD
= 3 В ± 10%.
4
т
8
вытекает из измеренной время, по данным результатов для изменения 0,5 V при нагрузке схемы на рисунке 1. Измеряется число затем экстраполировать
вернуться к ликвидации последствий зарядки или выгрузки 50 пФ конденсатор. Это означает, что время, т
8
, Цитируемый в сроки характеристики истинного автобус отказаться
время часть и не зависит от загрузки автобуса.
Технические характеристики могут изменяться без предварительного уведомления.
СРОКИ ТЕХНИЧЕСКИЕ
1
(T
= T
MIN
Т
MAX
, Если не указано иное)
1.6V
Я
ПР
200
200
Я
Огайо
К
ПРОИЗВОДСТВО
PIN
C
L
50пФ
Рисунок 1. Цепь нагрузки для цифровых Сроки Техническая характеристика Производительность
Page 5
REV. B
AD7888
-5 -
PIN КОНФИГУРАЦИИ
SOIC И TSSOP
TOP VIEW
(Не в масштабе)
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
CS
REF IN / OUT REF
V
DD
AGND
AIN1
AIN2
AIN3
AIN4
SCLK
Даут
DIN
AGND
AIN8
AIN7
AIN6
AIN5
AD7888
Описания функций PIN
Штифт
Нет.
Мнемонический
Функция
1
CS
Выберите Chip. Активный низкий входной логики. Этот вход обеспечивает двойную функцию переходов на начало
AD7888, а также кадры серийный передачи данных.
2
REF IN / OUT REF
Рег ввода / вывода. На чипе справкой на эту булавку для использования вне AD7888.
Кроме того, внутренние ссылки могут быть отключены и внешнюю ссылку применительно к этому входу.
Диапазон напряжения для внешней ссылки от 1,2 В до V
DD
.
3
V
DD
Вход питания. V
DD
Диапазон AD7888 составляет от 2,7 В до 5,25 В.
4, 13 AGND
Analog Ground. Граунд отправной точкой для всех схем на AD7888. Все аналоговых входных сигналов и
внешних сигналов ссылка должна быть переданы на этом напряжение AGND. Оба эти контакты должны
подключиться к плоскости AGND системы.
5-12 AIN1-AIN8
Аналогового ввода с 1 по 8 аналоговых входов. Восемь одного состава аналоговых входных каналов, которые мультиплексированных
в на-чипе трек / удержание. Аналогового входного канала для преобразования выбирается с помощью ADD0
через ADD2 битов регистра управления. Входного диапазона для всех входных каналов от 0 до V
REF
. Любой
неиспользованных входных каналов должны быть подключены к AGND чтобы избежать шума пикап.
14
DIN
В данных. Логика ввода. Данные быть записана на AD7888 в контроле Регистрация осуществляется на этот вход
и частотой в реестр на повышение края SCLK (см. раздел Регистрация контроля).
15
Даут
Данные Out. Логика вывода. Результат преобразования с AD7888 предоставляется на этот вывод как о последовательном
потока данных. Биты разгонял на заднему фронту SCLK ввода. Поток данных состоит из
из четырех ведущих нулей, за которой следует 12 бит преобразования данных, которые предоставляются MSB первого.
16
SCLK
Серийный часы. Логика ввода. SCLK обеспечивает последовательный часы для доступа к данным со стороны и писать
последовательных данных в Регистр управления. Эти часы вход используется также в качестве источника тактовых для AD7888 в
процесс преобразования.
Page 6
REV. B
AD7888
-6 -
ТЕРМИНОЛОГИЯ
Интегральная нелинейность
Это максимальное откл онение от прямой линии, проходящей
через конечные точки передаточной функции АЦП. Конечного
точки передаточной функции равны нулю масштабе, точки 1 / 2 LSB
ниже первого перехода код, и полная гамма, точки 1 / 2 LSB
выше последнего перехода код.
Дифференциальная нелинейность
В этом разница между измеренным и идеал 1 LSB
изменения между любыми двумя соседними кодами в АЦП.
Офсетная ошибке
Это отклонение первого перехода код (00... 000), чтобы
(00... 001) от идеальной, т. е. AGND + 0,5 LSB.
Офсетная Ошибка матча
Это различие в офсетной ошибка между любыми двумя каналами.
Ошибка усиления
Это отклонение последнего перехода код (111... 110) к
(111... 111) от идеального (т. е. V
REF
- 1,5 LSB), после
компенсированы ошибка была отрегулировать.
Ошибка усиления матча
Это разница в выгоде ошибка между любыми двумя каналами.
Трек / Hold Время захвата
Дорожки / держать усилитель возвращается в режим трек в конце
преобразования. Трек / Hold приобретение время время, необходимое для
выход на дорожку / держать усилитель достичь своей конечной стоимости,
в пределах ± 1 / 2 LSB, после завершения преобразования.
Отношение сигнал / (шум + искажения) Отношение
Это измеряется отношением сигнал (шум + искажения) на
выход A / D конвертер. Сигнал среднеквадратичная амплитуда
основополагающее значение. Шум представляет собой сумму всех nonfundamental сиг-
сигналы до половины частоты дискретизации (F
S
/ 2), за исключением постоянного тока.
соотношение зависит от числа уровней квантования в
процесса оцифровки, чем больше уровней, тем меньше квантования
Тион шума. Теоретических сигнал (шум + искажения) соотношением
идеально-битный преобразователь с N входных синус волны определяется по формуле:
Отношение сигнал / (шум + искажения) = (6,02 + 1,76 N) дБ
Таким образом, для 12-битный преобразователь, это 74 дБ.
Коэффициент нелинейных искажений
Суммарный коэффициент гармонических искажений (THD) представляет собой отношение среднеквадратичного сумму
гармоник основной частоты. Для AD7888, то оно определяется как:
THD дБ
V
V
V
V
V
V
() Журнала
=
+
+
+
+
2
2
3
2
4
2
5
2
6
2
1
где V
1
это среднеквадратичная амплитуда фундаментальных и V
2
, V
3
,
V
4
, V
5
и V
6
являются среднеквадратичные амплитуды второй по
шестая гармоники.
Пик гармоники или Ложные шума
Пик гармоники или ложный шум определяется как отношение
среднеквадратичное значение второго по величине компонента в выходе АЦП
спектра (до /
S
/ 2 и без постоянного тока) для среднеквадратичного значения
основополагающее значение. Как правило, значение этой спецификации опреде-
ляется крупнейшим гармоники в спектре, но и для АЦП
где гармоник похоронены в шума, то он будет
шум пика.
Интермодуляционное искажение
При содействии, состоящий из синусоидальных волн на двух частотах, "фа" и
FB, все активные устройства с нелинейностями создаст искажения
продукции в сумме и разности частот МИД NFB ±, где
т, п = 0, 1, 2, 3 и т.д. искажения Интермодуляционные условия являются
тех, за которые ни одна, ни м п равно нулю. Например,
второго порядка включать (FA + FB) и (фа - FB), а
третьего порядка малости включать (2fa + FB), (2fa - FB), (FA + 2fb) и
(Фа - 2fb).
AD7888 проверяется с использованием стандартных CCIF, где две
ввода частот в верхней конце ввода частоты
используется. В этом случае, второго порядка, как правило, дистанцировался
частоты от первоначального синусоиды, а третьего порядка
Условия, как правило, на частоте, близкой к входу частот.
В результате второго и третьего порядка определяются с SEPA
rately. Расчет интермодуляционных искажений, как
согласно спецификации THD где это отношение среднеквадратичного сумму
отдельных продуктов искажения среднеквадратичная амплитуда
Сумма основы выраженные в дБ.
Источник до развязки
Источник до развязки является мерой уровня перекрестных помех
между каналами. Он определяется путем применения полномасштабных 25kHz
синус волны сигнала для всех невыбранным входных каналов и определяющим-
ING, насколько этот сигнал затухает в выбранный канал.
Цифра, это в худшем случае через все четыре или восемь кана-
лов для AD7888.
PSR (поставка Отказ Power)
Вариации в энергоснабжении повлияет полномасштабного перехода,
но не преобразователя линейности. Питание является отказ
максимальное изменение полномасштабного перехода из-за
Изменение питания напряжением питания от номинального значения.
Page 7
REV. B
AD7888
-7 -
Управляющий регистр
Регистр управления на AD7888 является 8-битный, писать только зарегистрироваться. Данные загружаются из контактный DIN из AD7888 на повышение
SCLK края. Данные передаются по линии DIN в то же время, как результат преобразования для чтения со стороны. Это требует
16 последовательных часов для каждой передачи данных. Только информация, представленная на первых 8 часов рост края (по заднему фронту CS) загружается
в Регистр управления. MSB обозначает первый бит потока данных. Разрядные функции, изложенные в таблице по умолчанию содержимое
Контрольной Зарегистрируйтесь на включении питания все нули.
Таблица I. Регистр управления Bit Функция Описание
MSB
C
T
N
O
D
O
R
E
Z
2
D
D
1
D
D
0
D
D
F
E
R
1
M
P
0
M
P
Бит
Мнемонический
Комментарий
7
DONTC
Не Care. Значение записывается в этот бит регистра управления является не волнует, то есть, это не имеет значения, если бит
0 или 1.
6
ZERO
Нулю должны быть написаны в этот бит, чтобы обеспечить корректную работу AD7888.
5
ADD2
Эти три бита адреса, загружаются в конце нынешней последовательности переходов и выбрать аналоговый вход
4
Add1
канал переходит на следующий преобразования. Выбранного входного канала расшифровывается как показано в табл.
3
ADD0
2
REF
Рег Bit. С 0 в этот бит, на чипе ссылка включена. С 1 в этот бит, на чипе ссылки
отключен. Чтобы получить наилучшую производительность от AD7888, внутренние ссылки должны быть отключены, когда
использования извне источника справочной информации. (См. On-Chip справочный раздел.)
1, 0 PM1, PM0
Биты управления державой. Эти два бита декодировать режим работы AD7888, как показано в таблице III.
ГРАФИК
Рисунок 2 показывает типичный график БПФ для AD7888 на 100 кГц
частота дискретизации 10 кГц и ввод частоты.
Периодичность - кГц
-10
0
48,83
дБ
12,21
24,41
36,62
-30
-50
-70
-90
-110
4096 БПФ
ОТБОР
100kSPS
е
В
= 10 кГц
SNR = 70 дБ
Рисунок 2. Динамические характеристики
На рис нке 3 показана типичная участка для SNR от частоты для
5 V в сети и 5 V внешнюю ссылку.
71,0
0
42,14
SNR
-
дБ
73,0
72,5
72,0
71,5
10,89
31,59
V
DD
= 5В
5V EXT ВЕДЕНИЯ
21,14
Входная частота - кГц
Рисунок 3. SNR от входной частоты
Page 8
REV. B
AD7888
-8 -
На рисунке 4 показан типичный питания отказ отношение против
частоты для этой роли. Поставки отказ власти представляет собой соотношение
как отношение мощности на выходе АЦП с частотой F
к власти полномасштабной синусоида применительно к АЦП
Частота FS:
PSRR (дБ) = 10 журнала (Pf / пл)
Pf = мощность при частоте / АЦП производства, пл = мощность на частотах
частота фс АЦП полный ввод масштаба. Здесь 100 мВ пик-пик
синусоидальная волна связана на V
DD
питания. Обе 2,7 V и
5,5 поставки спектакли V показаны.
Входная частота - кГц
-93
2,65
64,15
PSRR
-
дБ
12,85
33,65
V
DD
= 5.5V/2.7V
100 мВ стр. SINE волны на V
DD
REF
В
= 2.488V EXT ВЕДЕНИЯ
23,15
-91
-89
-87
-85
-83
-81
-79
-77
-75
43,85
54,35
Рисунок 4. PSRR от частоты
ЦЕПЬ ИНФОРМАЦИЯ
AD7888 является быстрым, низким энергопотреблением, 12-бит, единого блока, 8-канальный
A / D конвертер. Часть можно управлять с 3 V (2,7 V до
3,6 V) питания или от 5 V (4,75 В до 5,25 В) питания. Когда
работает с любой 5 V питания или 3 V питания, AD7888
способна пропускной скорости 125 kSPS, когда это предусмотрено в
2 МГц.
AD7888 обеспечивает пользователю-канальный мультиплексор 8,
на чипе трек / удержание вызова, A / D конвертер, справочных и последовательный интерфейс
расположен в небольшом 16-TSSOP привести пакет, который предлагает пользователю
Значительная экономия пространства преимущества по сравнению с альтернативными решениями.
Серийные часы ввода доступ к данным со стороны, а также
обеспечивает часы источником последовательных приближений
A / D конвертер. Аналоговый входной диапазон от 0 до V
REF
(Там, где
внешне-прикладного V
REF
может быть от 1,2 V и V
DD
).
8-канальный мультиплексор управляется участие в контроле
Регистр. Этот Регистр управления также позволяет пользователю выключения питания
внутренние ссылки и определения режима работы.
Преобразователя
AD7888 является последовательных приближений аналого-цифровой
преобразователя основан на КСР перераспределения заряда. Цифры 5
и 6 приведены упрощенные схемы АЦП. Рисунок 5 показывает
АЦП во время его приобретения фазы. SW2 закрыта и является SW1
в положении, компаратора проводится в сбалансированное состояние
и отбора проб конденсатор получает сигнал на AIN.
CHARGE
ПЕРЕРАСПРЕДЕЛЕНИЕ
КСР
(REF IN / OUT REF) / 2
ОТБОР
CAPACITOR
Компаратор
CONTROL
LOGIC
ПРИОБРЕТЕНИЕ
ЭТАП
SW1
SW2
AGND
B
AIN
Рисунок 5. АЦП Приобретение Фаза
Когда АЦП начинает преобразования (см. Рисунок 6), SW2 откроется
SW1 и переместится на позицию B вызывает компаратор
стал несбалансированным. Логический контроль и заряд перерас-
Тион ЦАП используется для сложения и вычитания суммы фиксированного заряда
из выборки конденсатор принести обратно в компаратора
сбалансированное состояние. Когда компаратор перебалансирован,
преобразование завершено. Логика управления генерирует АЦП
выходного кода. Рисунок 7 показывает передаточной функции АЦП.
КОНВЕРСИЯ
ЭТАП
CHARGE
ПЕРЕРАСПРЕДЕЛЕНИЕ
КСР
(REF IN / OUT REF) / 2
ОТБОР
CAPACITOR
Компаратор
CONTROL
LOGIC
SW1
SW2
AGND
B
VIN
Рисунок 6. АЦП преобразования Фаза
АЦП Transfer Function
Выход кодирования AD7888 прямой двоичный файл.
разработаны переходы код происходят на последовательных целых LSB
значения (например, 1 LSB, 2 LSBs и т.д.). Размер LSB является = V
REF
/
4096. Идеальная характеристика передачи для AD7888 является
показано на рисунке 7 ниже.
0В
АЦП КОДЕКС
ANALOG INPUT
111 ... 000
011 ... 111
0.5LSB
+ V
REF
- 1.5LSB
1 LSB = V
REF
/ 4096
111 ... 111
111 ... 110
000 ... 010
000 ... 001
000 ... 000
Рисунок 7. Передаточной характеристики
Page 9
REV. B
AD7888
-9 -
Типичная диаграмма СВЯЗИ
На рисунке 8 показана типичная схема подключения AD7888.
Оба AGND подключены к аналоговой плоскости признаку
системы. V
REF
связано с хорошо отделены V
DD
штифт
обеспечить аналоговый входной диапазон от 0 В до V
DD
. Преобразования
Результат выводится в 16-битное слово с четырьмя нулями сле-
< span onmouseover="_tipon(this)" onmouseout="_tipoff()"> дует MSB в 12-битный результат. Для приложений, где
Потребляемая мощность, вызывающие озабоченность, автоматического отключения питания в
В конце преобразования должны быть использованы для улучшения мощности perfor-
Манс. См. Режимы работы разделе спецификации.
Даут
DIN
SCLK
CS
C / P
AIN1
AIN2
AIN8
AGND
AGND
0,1 F
10 F
ПРЕДЛОЖЕНИЕ 2.7V
К 5.25V
К 0В
REF IN /
REF OUT
INPUT
СЕРИЙНЫЙ
INTERFACE
REF IN /
REF OUT
V
DD
AD7888
Рисунок 8. Типичные схему подключения
Аналоговый вход
На рисунке 9 показана эквивалентная схема аналогового ввода структуры
в AD7888. Два диодов D1 и D2 обеспечить ОУР про-
защиту для аналоговых входов. Помощи должны быть приняты для обеспечения того, чтобы
аналогового входного сигнала не превышает поставки рельсов более
чем 200 мВ. Это приведет к тому, чтобы эти диоды стал форвард-
предвзятые и начала проведения тока в подложке. 20 мА
Максимальный ток этих диодов могут проводить без причинения
необратимого ущерба для просмотра. Тем не менее, стоит отметить, что
небольшое количество тока (1 мА), проводимые в
подложки из-за перенапряжения на невыделенные канал, может
причиной неточной переходов на выбранный канал. Емкости-
Tor C1 на рисунке 9, как правило, около 4 пФ и может быть в первую очередь
отнести к контактный емкости. Резистор R1 является сосредоточенными ком-
компонента в составе на сопротивление мультиплексора и коммутатора.
Этот резистор обычно составляет около 100 Ω. Конденсатор С2
АЦП и конденсатор емкостью 20 пФ обычно.
Примечание: аналоговый входной емкости, когда видел, что рельсы,
провести в режиме отслеживать, как правило, 38 пФ, а в ждущем режиме он
обычно 4 пФ.
V
В
V
DD
D2
R1
C1
4pF
Преобразование ЭТАП - переключатель OPEN
TRACK этап - при замкнутом выключателе
D1
C2
20пФ
Рисунок 9. Эквивалентные Analog входной цепи
Для переменного приложений, удаление компонентов высокой частоты от
аналогового входного сигнала, рекомендуется с использованием RC низким
фильтр на соответствующих аналоговых контактный вход. В приложениях
где гармонических искажений и соотношение сигнал / шум имеют решающее значение
аналоговых входа, должен быть изгнан из источника низкого импеданса.
Большой импедансов источника окажет существенного влияния на переменном perfor-
Манс АЦП. Это может потребовать использования входных
буферного усилителя. Выбор ОУ будет функция
конкретного приложения.
При отсутствии усилителя используется для дисков аналоговых входных источников
Сопротивление должно быть ограничено низкими значениями. Максимум
импеданс источника, будет зависеть от итоговой суммы гармонических
искажений (THD), который может быть терпимо. THD увеличится
в качестве источника сопротивление увеличивается, а производительность будет деградировать.
На рисунке 10 приведен график гармоническ их искажений по сравнению с
частоты аналогового входного сигнала для различных импедансов источника.
Входная частота - кГц
-90
0,15
42,14
THD
-
дБ
10,89
31,59
21,14
-85
-80
-75
-70
-65
49,86
THD от частоты ДЛЯ РАЗЛИЧНЫХ
ИСТОЧНИК импедансов
V
DD
= 5В
5V EXT ВЕДЕНИЯ
R
В
= 1k, C
В
= 100pF
R
В
= 50, C
В
= 2.2nF
R
В
= 10, C
В
= 10nF
Рисунок 10. THD против частоты аналогового входного
Выбор аналогового ввода
О включении питания, то по умолчанию AIN выбор AIN1. При возвращении
в нормальный режим работы от отключения питания, AIN будет выбран
тот самый, который был выбран до выключения быть ини-
место работы заявителя. Таблица II ниже показано, мультиплексор адрес соответ-
ИНГ каждого аналогового ввода с AIN1 к AIN8 для AD7888.
Таблица II. Источник конфигураций
ADD2
Add1
ADD0
Аналоговый вход канала
0
0
0
AIN1
0
0
1
AIN2
0
1
0
AIN3
0
1
1
AIN4
1
0
0
AIN5
1
0
1
AIN6
1
1
0
AIN7
1
1
1
AIN8
On-Chip номер
AD7888 имеет на чипе 2,5 V ведения. Эта ссылка может
быть включена или отключена по безналичному расчету, а установка REF бит
Регистр управления, соответственно. Если на чипе речь идет о
использовать наружно в системе, он должен быть буфером, прежде чем
применены в других регионах. Если внешняя ссылка применяется для устройства,
внутренние ссылки автоматически перегружен. Тем не менее, в
Page 10
REV. B
AD7888
-10 -
Для получения оптимальной производительности устройства это
рекомендуется отключить внутренние ссылки, установив бит REF
в Регистр управления, когда внешняя ссылка применяется.
Когда внутренние ссылки инвалидов, SW1 на рисунке 11,
открытый и входное сопротивление видели на REF IN / OUT REF
PIN-код является входное сопротивление ссылкой буфера, который находится в
области Ω гига. Когда речь идет активно, входной
импеданса видел на булавку, как правило, 5 кОм.
SW1
5K
2.5V
REF IN / OUT REF
Рисунок 11. On-Chip номер Circuitry
Таблица III. Функции управления державой
PM1
PM0 режиме
0
0
Нормальный режим работы. В этом режиме AD7888
остается в полную мощность, независимо от
статуса какой-либо из дискретных входов. В этом режиме
позволяет максимально возможную пропускную способность от
AD7888.
0
1
Полное выключение. В этом режиме AD7888 является
в режиме полного завершения работы со всеми схемами на
AD7888, в том числе на чипе ссылке, ввести-
ING ее ждущий режим. AD7888 сохраняет
информация, содержащаяся в регистре управления бит
а в полной остановки. Часть остается в полном объеме
остановки, пока эти биты будут изменены.
1
0
Под любимую. В этом режиме AD7888
автоматически переходит в режим полного завершения работы на
конце каждого перехода. Время пробуждения от полной
выключение 5 мкс, а пользователь должен обеспечить, чтобы
5 мкс прошло, прежде чем пытаться выполнить
действительный переход на участие в этом режиме.
1
1
Autostandby. В этом режиме ожидания, участки
от AD7888 питаются вниз, но по-
чип опорного напряжения остае ся питание.
REF бит должен быть равен 0, чтобы обеспечить на-чипе "Приведи
ENCE включен. Этот режим похож на авто-
выключения, но позволяет отчасти включения питания
гораздо быстрее.
POWER-DOWN ВАРИАНТЫ
AD7888 обеспечивает гибкое управление питанием, чтобы
пользователю для достижения наилучшего власти производительности для данного сквозного
положить курса.
Вариантов регулирования мощности выбраны по программированию
управления питанием бит (т. е. PM1 и PM0) в контроле
зарегистрироваться. Таблица III кратко варианты. Когда
управления бит власти запрограммированы на одну из автоматического
выключения режима, часть перейдет в ждущий режим
16-го рост SCLK края после падения края CS.
первое падение SCLK края после CS заднему фронту вызовет
части к власти снова. Когда AD7888 в полной остановки,
единственный способ полностью власть его снова перепрограммировать
управления питанием бит PM1 PM0 = = 0, т. е. нормальный
режиме. В этом случае устройство мощностью до 16-го SCLK
переднего фронта после падения CS края так как это, когда власть
управления бит в силу.
Power-До Times
AD7888 имеет приближенных 1 мкс включения питания, когда
включением в режиме ожидания или при использовании внешней ссылки.
При V
DD
это первое связано, AD7888 будет полностью включения питания
т. е. она включится в нормальном режиме. Если часть попадает остановки
вниз, последующего включения питания займет около 5 мкс.
AD7888 пробуждения в весьма короткий срок в autostandby режиме, так что
это возможно, чтобы разбудить части и осуществлять действительный конвергенции-
ния в той же операции чтения / записи.
POWER против пропускную
Действуя в AD7888 под любимую или autostandby
Режим средняя потребляемая мощность снижается AD7888
по более низким ставкам пропускную способность. Рисунок 12 показывает, как, как по-
положить ставка снижается, устройство остается в его власти нерабочем состоянии
длиннее, а среднее энергопотребление во времени капель
соответственно.
Например, если AD7888 были работать в непрерывном
выборки режиме с пропускной скоростью 10 kSPS и SCLK
2 МГц (V
DD
= 5 V), и если PM1 = 1 и PM0 = 0, т. е.
устройство находится в режиме Винампа и на чипе ссылка
используется, потребление электроэнергии рассчитывается по следующей формуле.
рассеиваемой мощности при нормальных условиях эксплуатации составляет 3,5 мВт (V
DD
=
5 V). Если власти до времени 5 мкс, а остальные конверсии
а также приобретение время 15,5 т
SCLK
, Т. е. примерно 7,75 мкс,
(Рис. 14а), AD7888, можно сказать, рассеять 3,5 мВт
на 12,75 мкс в течение каждого цикла преобразования. Если пропускную
составляет 10 kSPS, время цикла 100 мкс и средней мощности дис-
льоны в течение каждого цикла (12.75/100) × (3,5 мВт) = 446,25 мкВт.
Если V
DD
3 = V 2 = SCLK МГц, и устройство снова в авто-
выключения режима использования на чипе ведения, власти дис-
Тион при нормальных условиях эксплуатации составляет 2,1 мВт. AD7888 может теперь
сказать, чтобы рассеять 2,1 мВт на 12,75 мкс в течение каждого преобразования
цикла. С пропускной скоростью 10 kSPS, средняя мощность
рассеивается в течение каждого цикла (12.75/100) × (2,1 мВт) =
267,75 мкВт. На рисунке 12 показана власть против пропускную для
автоматическое отключение как с 5 V и V 3 материалов.
Пропускная способность - kSPS
10
0
POWER
-
мВт
1
10
0,1
0,01
V
DD
= 5В
SCLK = 2MHz
V
DD
= 3V
SCLK = 2MHz
20
30
40
50
Рисунок 12. Пропускная власть против
Page 11
REV. B
AD7888
-11 -
РЕЖИМЫ ЭКСПЛУАТАЦИИ
AD7888 имеет несколько различных режимов работы.
Они предназначены для обеспечения гибкого управления энергопотреблением
варианты. Эти параметры могут быть выбраны для оптимизации мощности
диссипации / пропускной соотношение для различных применения требо-
ments. Режимы работы находятся под контролем и PM1
PM0 бит регистра управления как указано выше.
Нормальный режим (PM1 = 0, PM0 = 0)
Этот режим предназначен для быстрого исполнения пропускная способность
как пользователю не придется беспокоиться о каких-либо включения питания раза
с AD7888 оставаясь полностью питание все время. Фигура
13 показана общая схема работы в AD7888
этот режим.
Данные, представленные на AD7888 на линии в течение DIN
первые восемь тактов передачи данных загружаются
Регистр управления. Часть останется включении в конце
преобразования тех пор, пока PM1 и PM0 были установлены до нуля
написать в течение этого преобразования. Чтобы продолжать работать в этом
режиме, пользователь должен обеспечить, чтобы PM1 и PM0 загружены оба
с 0 на каждой передачи данных.
Заднему фронту CS инициирует последовательность и вход
сигнал оцифровывается на второе повышение края SCLK ввода.
Шестнадцать серийный тактов необходимых для завершения конверсии-
Сион и доступ результат преобразования. После передачи данных
полный (CS вернулся высокой), еще один переход может быть
начато немедленно путем CS низко.
Полный Shutdown (PM1 = 0, PM0 = 1)
В этом режиме все внутренние схемы на AD7888, в том числе
на чипе ведения, работает вниз. Часть сохраняет инфор-
mation в Регистр управления во время полной остановки. Часть
остается в полной остановки до управления бит власти
изменилось. Если управление бит власти изменили к PM1 = 1
и PM0 = 0, т. е. под любимую режиме, часть останется
В завершение работы (в настоящее время под любимую), но включится раз
преобразования инициируется после этого (см. Источник-Up Times раздел).
Изменения режима участие, как только регистр управления была
обновляется, поэтому, если часть находится в режиме полного выключения и власть
управления бит заменяются на PM1 PM0 = = 0, т. е. нормальный
режиме, то часть включится на 16 SCLK переднего фронта.
Винампа (PM1 = 1, PM0 = 0)
В этом режиме AD7888 автоматически переходит в его выключения
режим в конце каждого перехода. Рис 14a показывает
Общая схема работы AD7888 в этом режиме.
Когда CS идет от высокой к низкой, все на одном кристалле схема начнет
к власти вверх на следующей заднему фронту SCLK. На шестнадцатой
SCLK переднего фронта части выключится снова. Он принимает
около 5 мкс AD7888 внутренние схемы, чтобы в полной мере
питание. В результате преобразования (или образец и удерживайте
приобретения) не должны быть начаты в течение этого 5 мкс. Вход
сигнал оцифровывается на второе повышение края SCLK следующие
CS заднему фронту. Пользователь должен обеспечить, чтобы пройти 5 мкс
между первым заднему фронту SCLK после падения края
SCLK
4 ведущими нулями + РЕЗУЛЬТАТЫ ПРЕОБРАЗОВАНИЯ
CS
Даут
ДАННЫХ В
DIN
Часть остается включении
НА ВСЕХ ВРЕМЕН И AS PM1 PM0 = 0
1
16
Данные регистров управления будет загружен ПО
ПЕРВЫЙ 8 часов. PM1 И PM0 = 0 СОХРАНЯТЬ
ЧАСТЬ В этом режиме
Рисунок 13. Нормальный режим работы-
SCLK
4 ведущими нулями + РЕЗУЛЬТАТЫ ПРЕОБРАЗОВАНИЯ
CS
Даут
ДАННЫХ В
DIN
ЧАСТЬ ИЗ включится
SHUTDOWN ПО SCLK ГОДАХ EDGE AS
PM1 = 1 и = 0 PM0
1
16
4 ведущими нулями + РЕЗУЛЬТАТЫ ПРЕОБРАЗОВАНИЯ
ДАННЫХ В
1
16
2
т
10
= 5 с
ЧАСТЬ ВЫХОДИТ
SHUTDOWN НА КОНЕЦ
Преобразования, как PM1 = 1 и = 0 PM0
Данные регистров управления будет загружен ПО
ПЕРВЫЙ 8 часов. PM1 = 1 и = 0 PM0
PM1 = 1 AND PM0 = 0 TO KEEP THE
PART IN THIS MODE
Figure 14a. Autoshutdown Operation
Page 12
REV. B
AD7888
-12 -
CS and the second rising edge of SCLK as shown in Figure 14a.
In microcontroller applications, this is readily achievable by
driving the CS input from one of the port lines and ensuring
that the serial data read (from the microcontrollers serial port) is
not initiated for 5 µs. In DSP applications, where the
CS is
generally derived from the serial frame synchronization line, it is
not possible to separate the first falling edge and second rising
edge of SCLK after the CS falling edge by up to 5 µs. There-
fore, the user will need to write to the Control Register to exit
this mode and (by writing PM1 = 0 and PM0 = 0) put the part
into normal mode. A second conversion will then need to be
initiated when the part is powered up to obtain a conversion
result as shown in Figure 14b.
SCLK
4 LEADING ZEROES
+ CONVERSION RESULT
CS
Даут
DATA IN
DIN
1
16
8
4 LEADING ZEROES
+ CONVERSION RESULT
DATA IN
1
16
8
4 LEADING ZEROES
+ CONVERSION RESULT
DATA IN
1
16
8
PM1 AND PM0 = 0 TO PLACE
THE PART IN NORMAL MODE
PM1 = 1 AND PM0 = 0 TO
PLACE THE PART BACK IN
AUTOSHUTDOWN MODE
CONTROL REGISTER DATA IS LOADED ON
THE FIRST 8 CLOCKS. PM1 = 1 AND PM0 = 0
THE PART ENTERS
SHUTDOWN AT THE END
OF CONVERSION AS
PM1 = 1 AND PM0 = 0
THE PART REMAINS POWERED
UP AS PM1 AND PM0 = 0
THE PART BEGINS TO POWER-
UP FROM SHUTDOWN
THE PART ENTERS
SHUTDOWN AT THE END OF
CONVERSION AS PM1 = 1
AND PM0 = 0
Figure 14b. Autoshutdown Operation
SCLK
4 LEADING ZEROES + CONVERSION RESULT
CS
Даут
DATA IN
DIN
CONTROL REGISTER DATA IS LOADED ON
THE FIRST 8 CLOCKS. PM1 = 1 AND PM0 = 1
1
16
4 LEADING ZEROES + CONVERSION RESULT
DATA IN
PM1 = 1 AND PM0 = 1 TO KEEP
THE PART IN THIS MODE
1
16
THE PART POWERS UP
FROM STANDBY ON SCLK
FALLING EDGE AS PM1 = 1
AND PM0 = 1
THE PART ENTERS
STANDBY AT THE END OF
CONVERSION AS
PM1 = 1 AND PM0 = 1
Рисунок 15. Autostandby Operation
Autostandby (PM1 = 1, PM0 = 1)
In this mode, the AD7888 automatically enters a standby (or
sleep) mode at the end of every conversion. In this standby
mode, all on-chip circuitry, apart from the on-chip reference, is
powered down. This mode is similar to the autoshutdown but
in this case, the power-up time is much shorter as the on-chip
reference remains powered up at all times.
Figure 15 shows the general diagram of the operation of the
AD7888 in this mode. On the first falling SCLK edge after CS
goes low, the AD7888 comes out of standby. The AD7888
wake-up time is very short in this mode so it is possible to wake
up the part and carry out a valid conversion in the same read/
write operation. The input signal is sampled on the second
rising edge of SCLK following the CS falling edge. At the end
of conversion (last rising edge of SCLK) the part automatically
enters its standby mode.
Page 13
REV. B
AD7888
-13 -
SERIAL INTERFACE
Figure 16 shows the detailed timing diagram for serial interfac-
ing to the AD7888. The serial clock provides the conversion
clock and also controls the transfer of information to and from
the AD7888 during conversion.
CS initiates the data transfer and conversion process. Для
autoshutdown mode, the first falling edge of SCLK after the
falling edge of CS wakes up the part. In all cases, it gates the
serial clock to the AD7888 and puts the on-chip track/hold into
track mode. The input signal is sampled on the second rising
edge of the SCLK input after the falling edge of CS . Таким образом,
first one and one-half clock cycles after the falling edge of CS is
when the acquisition of the input signal takes place. This time is
denoted as the acquisition time (t
ACQ
). In autoshutdown mode,
the acquisition time must allow for the wake-up time of 5 µs.
on-chip track/hold goes from track mode to hold mode on the
second rising edge of SCLK and a conversion is also initiated on
this edge. The conversion process takes a further fourteen and
one-half SCLK cycles to complete. The rising edge of CS will
put the bus back into three-state. If CS is left low a new conver-
sion will be initiated.
The input channel that is sampled is the one selected in the
previous write to the Control Register. Thus, the user must
write ahead of the channel for conversion. Иными словами,
user must write the channel address for the next conversion
while the present conversion is in progress.
DONTC
REF
ZERO
ADD2
ADD1
ADD0
PM1
PM0
SCLK
1
5
6
15
Даут
DIN
2
3
4
16
т
1
т
ACQ
т
CONVERT
т
2
т
6
т
7
т
3
т
8
DB11
DB0
DB10
DB9
4 LEADING ZEROS
CS
THREE-
ГОСУДАРСТВО
т
4
т
5
THREE-
ГОСУДАРСТВО
Рисунок 16. Serial Interface Timing Diagram
Writing of information to the Control Register takes place on
the first eight rising edges of SCLK in a data transfer. The Con-
trol Register is always written to when a data transfer takes
место. The user must be careful to always set up the correct
information on the DIN line when reading data from the part.
Sixteen serial clock cycles are required to perform the conver-
sion process and to access data from the AD7888. In applica-
tions where the first serial clock edge, following CS going low, is
a falling edge, this edge clocks out the first leading zero. Таким образом,
the first rising clock edge on the SCLK clock has the first lead-
ing zero provided. In applications where the first serial clock
edge, following CS going low, is a rising edge, the first leading
zero may not be set up in time for the processor to read it cor-
rectly. However, subsequent bits are clocked out on the falling
edge of SCLK so they are provided to the processor on the
following rising edge. Thus, the second leading zero is clocked
out on the falling edge subsequent to the first rising edge.
final bit in the data transfer is valid on the 16th rising edge,
having being clocked out on the previous falling edge.
NOTE: The mark space ratio for SCLK is specified for at least
40% high time (with corresponding 60% low time) or 40% low
time (with corresponding 60% high time). As the SCLK frequency
is reduced, the mark space ratio may vary provided the conver-
sion time never exceeds 50 µs—to avoid capacitive droop effects.
Page 14
REV. B
AD7888
–14–
MICROPROCESSOR INTERFACING
The serial interface on the AD7888 allows the part to be directly
connected to a range of many different microprocessors. Это
section explains how to interface the AD7888 with some of the
more common microcontroller and DSP serial interface protocols.
AD7888 to TMS320C5x
The serial interface on the TMS320C5x uses a continuous serial
clock and frame synchronization signals to synchronize the data
transfer operations with peripheral devices like the AD7888.
The CS input allows easy interfacing with an inverter between
the serial clock of the TMS320C5x and the AD7888 being the
only glue logic required. The serial port of the TMS320C5x is
set up to operate in burst mode with internal CLKX (TX serial
clock) and FSX (TX frame sync). The serial port control register
(SPC) must have the following setup: FO = 0, FSM = 1, MCM
= 1 and TXM = 1. The connection diagram is shown in Figure 17.
AD7888*
Даут
DIN
SCLK
CS
TMS320C5x*
*ADDITIONAL PINS OMITTED FOR CLARITY
CLKX
CLKR
DR
DT
FSX
FSR
Рисунок 17. Interfacing to the TMS320C5x
AD7888 to ADSP-21xx
The ADSP-21xx family of DSPs are interfaced to the AD7888
with an inverter between the serial clock of the ADSP-21xx
and the AD7888. This is the only glue logic required. The SPORT
control register should be set up as follows:
TFSW = RFSW = 1, Alternate Framing
INVRFS = INVTFS = 1, Active Low Frame Signal
DTYPE = 00, Right Justify Data
SLEN = 1111, 16-Bit Data Words
ISCLK = 1, Internal Serial Clock
TFSR = RFSR = 1, Frame Every Word
IRFS = 0
ITFS = 1
The connection diagram is shown in Figure 18. The ADSP-
21xx has the TFS and RFS of the SPORT tied together with
TFS set as an output and RFS set as in input. The DSP oper-
ated in Alternate Framing Mode and the SPORT Control Reg-
ister is set up as described. The frame synchronization signal
generated on the TFS is tied to CS and, as with all signal pro-
cessing applications, equidistant sampling is necessary. Как-
ever, in this example the timer interrupt is used to control the
sampling rate of the ADC and, under certain conditions, equi-
distant sampling may not be achieved.
The Timer Registers, etc., are loaded with a value that will
provide an interrupt at the required sample interval. When an
interrupt is received, a value is transmitted with TFS/DT (ADC
control word). The TFS is used to control the RFS and hence
the reading of data. The frequency of the serial clock is set in
the SCLKDIV Register. When the instruction to transmit with
TFS is given, (ie, AX0 = TX0), the state of the SCLK is checked.
The DSP will wait until the SCLK has gone high, low and high
before transmission will start. If the timer and SCLK values are
chosen such that the instruction to transmit occurs on or near
the rising edge of SCLK, the data may be transmitted or it may
wait until the next clock edge.
For example, the ADSP-2111 has a master clock frequency of
16 MHz. If the SCLKDIV Register is loaded with the value 3, a
SCLK of 2 MHz is obtained, and eight master clock periods will
elapse for every one SCLK period. If the timer registers are
loaded with the value 803, then 100.5 SCLKs will occur between
interrupts and subsequently between transmit instructions.
situation will result in nonequidistant sampling as the transmit
instruction is occurring on a SCLK edge. If the number of SCLKs
between interrupts is not a figure of N.5, equidistant sampling
will be implemented by the DSP.
AD7888*
Даут
DIN
SCLK
CS
*ADDITIONAL PINS OMITTED FOR CLARITY
SCLK
DR
DT
RFS
TFS
ADSP-21xx*
Рисунок 18. Interfacing to the ADSP-21xx
AD7888 to DSP56xxx
The connection diagram in Figure 19 shows how the AD7888
can be connected to the SSI (Synchronous Serial Interface) of
the DSP56xxx family of DSPs from Motorola. The SSI is oper-
ated in synchronous mode (SYN bit in CRB = 1) with internally
generated 1-bit clock period frame sync for both TX and RX
(bits FSL1 = 1 and FSL0 = 0 in CRB). Set the word length to
16 by setting bits WL1 = 1 and WL0 = 0 in CRA. An inverter is
also necessary between the SCLK from the DSP56xxx and the
SCLK pin of the AD7888 as shown in Figure 19.
Даут
DIN
SCLK
CS
*ADDITIONAL PINS OMITTED FOR CLARITY
DSP56xxx*
AD7888*
SCK
SRD
STD
SC2
Рисунок 19. Interfacing to the DSP56xxx
Page 15
REV. B
AD7888
–15–
AD7888 to MC68HC11
The Serial Peripheral Interface (SPI) on the MC68HC11 is
configured for Master Mode (MSTR = 1), Clock Polarity Bit
(CPOL) = 1 and the Clock Phase Bit (CPHA) = 1. The SPI is
configured by writing to the SPI Control Register (SPCR)—see
68HC11 User Manual . The serial transfer will take place as two
8-bit operations. A connection diagram is shown in Figure 20.
Даут
DIN
SCLK
CS
*ADDITIONAL PINS OMITTED FOR CLARITY
MC68HC11*
AD7888*
SCLK/PD4
MISO/PD2
MOSI/PD3
PA0
Рисунок 20. Interfacing to the MC68HC11
AD7888 to 8051
It is possible to implement a serial interface using the data
ports on the 8051. This allows a full duplex serial transfer to be< /nobr>
выполнены. The technique involves “bit-banging” an I/O port
(eg, P1.0) to generate a serial clock and using two other I/O
ports (eg, P1.1 and P1.2) to shift data in and out—see
Рисунок 21.
Даут
DIN
SCLK
CS
*ADDITIONAL PINS OMITTED FOR CLARITY
AD7888*
8051*
P1.3
P1.0
P1.1
P1.2
Рисунок 21. Interfacing to the 8051 Using I/O Ports
AD7888 to PIC16C6x/7x
The PIC16C6x Synchronous Serial Port (SSP) is configured
as an SPI Master with the Clock Polarity Bit = 1. Это делается
by writing to the Synchronous Serial Port Control Register
(SSPCON). See user PIC16/17 Microcontroller User Manual.
Figure 22 shows the hardware connections needed to interface
to the PIC16/17. In this example I/O port RA1 is being used to
pulse CS . This microcontroller only transfers eight bits of data
during each serial transfer operation. Therefore, two consecutive
read/write operations are needed.
Даут
DIN
SCLK
CS
*ADDITIONAL PINS OMITTED FOR CLARITY
AD7888*
PIC16C6x/7x*
SCK/RC3
SDO/RC5
SDI/RC4
RA1
Рисунок 22. Interfacing to the PIC16C6x/17x
APPLICATION HINTS
Grounding and Layout
The AD7888 has very good immunity to noise on the power
supplies as can be seen by the PSRR vs. Frequency graph.
However, care should still be taken with regard to grounding
and layout.
The printed circuit board that houses the AD7888 should be
designed so the analog and digital sections are separated and
confined to certain areas of the board. This facilitates the use of
ground planes that can be easily separated. A minimum etch
technique is generally best for ground planes as it gives the best
экранирования. Digital and analog ground planes should be joined in
only one place. Both AGND pins of the AD7888 should be
sunk in the AGND plane. The AGND plane and DGND plane
connection should be made at one point only, a star ground
point that should be established as close as possible to an AGND
pin of the AD7888.
Avoid running digital lines under the device as these will couple
noise onto the die. The analog ground plane should be allowed
to run under the AD7888 to avoid noise coupling. Власть
supply lines to the AD7888 should use as large a trace as pos-
sible to provide low impedance paths and reduce the effects of
glitches on the power supply line. Fast switching signals like
clocks should be shielded with digital ground to avoid radiating
noise to other sections of the board, and clock signals should
never be run near the analog inputs. Avoid crossover of digital
and analog signals. Traces on opposite sides of the board should
run at right angles to each other. This will reduce the effects of
feedthrough through the board. A microstrip technique is by far
the best but is not always possible with a double-sided board. В
this technique, the component side of the board is dedicated to
ground planes while signals are placed on the solder side.
Good decoupling is also important. All analog supplies should
be decoupled with 10 µF tantalum in parallel with 0.1 µF capaci-
tors to AGND. To achieve the best from these decoupling
components, they must be placed as close as possible to the
device, ideally right up against the device.
Evaluating the AD7888 Performance
The recommended layout for the AD7888 is outlined in the
evaluation board for the AD7888. The evaluation board pack-
age includes a fully assembled and tested evaluation board,
documentation, and software for controlling the board from the
PC via the EVAL-CONTROL BOARD. The EVAL-CONTROL
BOARD can be used in conjunction with the AD7888 evalua-
tion board, as well as many other Analog Devices evaluation
boards ending in the CB designator, to demonstrate/evaluate
the ac and dc performance of the AD7888.
The software allows the user to perform ac (fast Fourier trans-
form) and dc (histogram of codes) tests on the AD7888.
Page 16
REV. B
AD7888
–16–
OUTLINE DIMENSIONS
Dimensions shown in inches and (mm).
C01356
–0–6/01(B)
Отпечатано в США
16-Lead Small Outline (SOIC)
(R-16A)
16
9
8
1
0.3937 (10.00)
0.3859 (9.80)
0,2440 (6,20)
0,2284 (5,80)
0,1574 (4,00)
0,1497 (3,80)
PIN 1
SEATING
ПЛОСКОСТЬ
0,0098 (0,25)
0,0040 (0,10)
0.0192 (0.49)
0,0138 (0,35)
0.0688 (1.75)
0.0532 (1.35)
0,0500
(1,27)
BSC
0.0099 (0.25)
0,0075 (0,19)
0,0500 (1,27)
0.0160 (0.41)
8 °
0 °
0,0196 (0,50)
0.0099 (0.25)
x 45°
16-Lead Thin Shrink Small Outline (TSSOP)
(RU-16)
16
9
8
1
0.201 (5.10)
0.193 (4.90)
0.256 (6.50)
0.246 (6.25)
0.177 (4.50)
0.169 (4.30)
PIN 1
SEATING
ПЛОСКОСТЬ
0.006 (0.15)
0.002 (0.05)
0.0118 (0.30)
0,0075 (0,19)
0.0256
(0,65)
BSC
0.0433
(1.10)
MAX
0.0079 (0.20)
0.0035 (0.090)
0.028 (0.70)
0.020 (0.50)
8 °
0 °
AD7888–Revision History
Местоположение
Страница
Data Sheet changed from REV. A to REV. B.
Edit to DC Accuracy section of Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 2