CLKIN

UNI

DB15

DB14

CAL

RESET

SYNC

CS

DVAL / RD

CFMT / DRDY

DB3 /

TSI

DB4 /

МЭ

DB5 /

SFMT

DB6 /

FSI

DB7 /

ШОС

DB8 /

SDO

16-битный A / D конвертер

-

МОДУЛЯТОР

РПИ

ФИЛЬТР

CLOCK

Схема

CONTROL

LOGIC

DB13

AD7722

2.5V

ССЫЛКИ

DB12

DB11

DB10

DB9/FSO

DB0

DB1

DB2

ОСОБЕННОСТИ

16-Bit - АЦП

64 Отношение передискретизации

До 220 kSPS выходного Word Оценить

Низкочастотный, линейной фазовой характеристикой цифрового фильтра

Существенно Монотонные

On-Chip 2,5 V опорного напряжения

Single-поставка 5 V

Высокая скорость параллельный или последовательный интерфейс

ОБЩИЕ СВЕДЕНИЯ

AD7722 является полным малой мощности, 16-бит, Σ-Δ АЦП.

часть работает с 5 поставки V и принимает дифференциальный вход

Диапазон напряжения от 0 В до 2,5 В или ± 1,25 V вокруг

синфазного предвзятости. AD7722 обеспечивает 16-битную производительность

для ввода пропускной способности до 90,625 кГц. Часть содержит данные

на слово скорость производства 195,3 кГц.

Аналогового ввода постоянно отобранных аналоговых модуляции

Tor, что исключает потребность во внешних образца и удерживайте схемы.

Модулятора обрабатывается 2 конечной импульсной характеристикой

(РПИ) цифровых фильтров в серии. На чипе фильтрация уменьшает

потребности во внешнем Сглаживание первого порядка, в большинстве случаев.

групповой задержки для фильтра 215,5 мкс, в то время как время установления

шаг вход 431 мкс. Частота дискретизации, угол частотный фильтр,

и выходного слова ставка устанавливается внешней синхронизации, которая

номинально 12,5 МГц.

Использование одного бита в КСР модулятор обеспечивает отличное

линейность и точность постоянного тока. Endpoint точность обеспечивается на чипе

путем калибровки. Эта процедура калибровки минимизирует нулевой

Масштабы и полномасштабного ошибок.

Преобразование данных осуществляется на выходе зарегистрироваться через гибкие

Ибл последовательный порт или параллельный порт. Это дает 3-х проводное, высокая скорость

сопряжения с цифровых сигнальных процессоров. Последовательный интерфейс работает

во внутренней синхронизации (мастер) режиме, при котором внутренние серийный

Данные часы и разработки импульсных устройств мероприятий. Кроме того,

2 AD7722s могут быть настроены с последовательной передачи данных мероприятий

соединены вместе. Каждый преобразователь поочередно передает его конверсии-

Sion данные по общей последовательной линии данных.

Часть обеспечивает точную на чипе 2,5 V ведения.

ссылка ввода / вывода функция обеспечивается, чтобы ни

внутренние ссылки или внешней системы координат для использования в качестве

источником справочной информации для этой роли.

AD7722 выпускается в 44-пакета привести MQFP и

указанных в промышленных температурном диапазоне от -40 ° C до +85 ° C.

REV. B

-2 -

AD7722-ТЕХНИЧЕСКИЕ

1

(AV

DD

= AV

DD1

= 5 V 5%; Д. В.

DD

= 5 V 5%; AGND = = AGND1 DGND = 0 V;

UNI = логики низкого или высокого, е

CLKIN

= 12,5 МГц; е

S

= 195,3 kSPS; ref2 = 2,5 V; T

= T

MIN

Т

MAX

, Если не указано иное.)

Версия

Параметр

Условия испытаний / Комментарии

Мин

Typ

Макс

Блок

Динамические характеристики

2

Биполярный режим, UNI V =

INH

V

CM

= 2,5 V, V

В

(+) = V

В

(-) = 1,25 V стр.,

или V

В

(-) = 1,25, V

В

(+) = 0 В до 2,5 V

Отношение сигнал / (шум + искажения)

3

Полоса пропускания по входу 0 кГц-90,625 кГц

86/84.5

90

дБ

Полоса пропускания по входу 0 кГц-100 кГц, е

CLKIN

= 14 МГц 84.5/83

дБ

Коэффициент нелинейных искажений

3

Полоса пропускания по входу 0 кГц-90,625 кГц

-90/-88

дБ

Полоса пропускания по входу 0 кГц-100 кГц, е

CLKIN

= 14 МГц

-88/-86

дБ

Ложные динамический диапазон

Полоса пропускания по входу 0 кГц-90,625 кГц

-90

дБ

Полоса пропускания по входу 0 кГц-100 кГц, е

CLKIN

= 14 МГц

-88

дБ

Однополярный режим, UNI V =

INL

V

В

(-) = 0, V

В

(+) = 0 В до 2,5 V

Отношение сигнал / (шум + искажения)

3

Полоса пропускания по входу 0 кГц-90,625 кГц

84.5/83

88

дБ

Коэффициент нелинейных искажений

3

Полоса пропускания по входу 0 кГц-97,65 кГц

-89/-87

дБ

Ложные динамический диапазон

Полоса пропускания по входу 0 кГц-97,65 кГц

-90

дБ

Интермодуляционное искажение

-93

дБ

AC CMRR

V

В

(+) = V

В

(-) = 2,5 V стр.

V

CM

= 1,25 В до 3,75 В, 20 кГц

96

дБ

Цифровой фильтр Ответ

Pass-Band Рипл

0 кГц до 90,625 кГц

± 0,005

дБ

Предельная частота

96,92

кГц

Stop-Band Затухание

104.6875 кГц до 12,395 МГц

90

дБ

Аналоговые входы

Полная шкала входного Span

V

В

(+) - V

В

(-)

Биполярный режим

UNI = V

INH

-V

Ref2

/ 2

+ V

Ref2

/ 2

V

Однополярный режим

UNI = V

INL

0

V

Ref2

V

Абсолютная входное напряжение

V

В

(+) И V

В

(-)

0

А. В.

DD

V

Входной выборки емкости

2

пФ

Входные частоты дискретизации

Гарантировано дизайн

2 × F

CLKIN

Гц

Дифференциальный входной импеданс

1 / (4 × 10

-9

) F

CLKIN

кОм

CLOCK

CLKIN Марк пространства Отношение

45

55

%

ССЫЛКИ

Ref1 выходное напряжение

2,32

2,47

2,62

V

Ref1 выходное напряжение Дрифт

60

ппм / ° C

Ref1 Выходное сопротивление

3

кОм

Номер буфера

Напряжения смещения

Офсетная между ref1 и ref2

± 12

мВ

Использование внутренних номер

Ref2 выходное напряжение

2,32

2,47

2,62

V

Ref2 Дрифт выходное напряжение

60

ппм / ° C

Использование внешних номер

Ref2 входной импеданс

Ref1 = AGND

1 / (16 × 10

-9

) F

CLKIN

кОм

Внешние ссылки Диапазон напряжения в применении к ref1 или ref2

2,32

2,5

2,62

V

STATIC ДЕЯТЕЛЬНОСТИ

Ра� �решение

16

Биты

Дифференциальная нелинейность

Гарантированная Монотонные

± 0,5

± 1

LSB

Интегральная нелинейность

± 2

LSB

После калибровки

Офсетная ошибке

4

± 3

мВ

Ошибка усиления

4, 5

± 0,6

% FSR

Без калибровки

Офсетная ошибке

± 6

мВ

Ошибка усиления

5

± 0,6

% FSR

Офсетная Ошибка Дрифт

± 1

LSB / ° C

Ошибка усиления Дрифт

Ref2 является идеальным ведения ref1 = AGND

Однополярный режим

± 1

LSB / ° C

Биполярный режим

± 0,5

LSB / ° C

REV. B

AD7722

-3 -

Версия

Параметр

Условия испытаний / Комментарии

Мин

Typ

Макс

Блок

Дискретных входов (Исключение CLKIN)

V

INH

, Входной высокого напряжения < div style="position:absolute;top:4127;left:55"> θ

JC

Термальный сопротивление. . . . . . . . . . . . . . . . . . . . . . . . 20 ° C / W

Ведущие Температура пайки

Паровой фазы (60 сек). . . . . . . . . . . . . . . . . . . . . . . . . 215 ° C

Инфракрасные (15 сек). . . . . . . . . . . . . . . . . . . . . . . . . . . . 220 ° C

ПРИМЕЧАНИЯ

1

Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к

к необратимому повреждению устройства. Это стресс рейтинг только; функциональных опера-

Тион устройства в таких или � �юбых других указанных выше условий, указанных в

оперативной части этой спецификации не подразумевается. Воздействие абсолютной

максимальный рейтинг условиях в течение длительного периода может повлиять на устройство надежности.

2

Переходный ток до 100 мА не вызовет SCR защелки деятельности.

ЗАКАЗ путешествий

Пакет

Пакет

Модель

Температура Описание

Вариант

AD7722AS

-40 ° С до +85 ° C 44-Lead MQFP S-44B

EVAL-AD7722CB

Evaluation Board

Я

ПР

1.6mA

Я

Огайо

200

1.6V

C

L

50пФ

К

ПРОИЗВОДСТВО

PIN

Рисунок 1. Нагрузка на цепь Сроки характеристики

ВНИМАНИЕ!

ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко

накопить на организм человека и испытательное оборудование и может выполнять без обнаружения.

Хотя AD7722 функции собственной защиты ОУР схем, постоянное повреждение может

место на устройствах под действием высоких энергии электростатических разрядов. Таким образом, надлежащее ОУР

меры предосторожности для избежания ухудшения производительности или потерю функциональности.

REV. B

AD7722

-5 -

СРОКИ ТЕХНИЧЕСКИЕ

Параметр

Символ

Мин

Typ

Макс

Блок

Частота CLKIN

е

CLK

0,3

12,5

15

МГц

CLKIN период (т

CLK

= 1 / F

CLK

)

т

1

0,067

0,08

3,33

мкс

Низкий CLKIN длительности импульса

т

2

0,45 × T

1

0,55 × T

1

CLKIN высокого длительности импульса

т

3

0,45 × T

1

0,55 × T

1

CLKIN Время нарастания

т

4

5

нс

CLKIN Fall время

т

5

5

нс

Низкий FSI время

т

6

2

т

CLK

Время установки FSI

т

7

20

нс

FSI Hold время

т

8

20

нс

CLKIN ШОС Задержка

т

9

40

нс

Период ШОС

1

т

10

2

т

CLK

ШОС Переход на FSO высокого Задержка

т

11

4

10

нс

ШОС Переход на FSO малой задержкой

т

12

4

10

нс

Переход к ШОС SDO Действительный Задержка

т

13

3

8

нс

Переход от ШОС FSI

2

т

14

2,5

т

CLK

SDO Включить Время задержки

т

15

30

45

нс

SDO Отключение с задержкой по времени

т

16

10

30

нс

DRDY High Time

т

17

2

т

CLK

Время превращения

1

т

18

64

т

CLK

DRDY для CS установки времени

т

19

0

нс

CS с РД установки времени

т

20

0

нс

RD широтно-импульсной

т

21

т

CLK

+ 20

нс

Время доступа к данным после RD заднему фронту

3

т

22

т

CLK

+ 40

нс

Автобус отказаться от времени после RD переднего фронта

т

23

т

CLK

+ 40

нс

CS с РД Hold время

т

24

0

нс

РД DRDY High Time

т

25

1

т

CLK

SYNC / RESET Ширина входного импульса

т

26

10

нс

DVAL малой задержкой от SYNC / RESET

т

27

40

нс

SYNC / RESET малое время после CLKIN Восходящего

т

28

10

т

CLK

- 10

нс

DRDY высокого Задержка после SYNC / RESET Низкий

т

29

50

нс

DRDY малой задержкой после SYNC / RESET Низкий

1

т

30

(8192 + 64)

т

CLK

DVAL высокого Задержка после SYNC / RESET Низкий

1

т

31

8192

т

CLK

CAL установки времени

т

34

10

нс

CAL широтно-импульсной

т

35

1

2

т

CLK

Калибровка задержки от высокого CAL

т

36

64

т

CLK

Однополярный входного калибровки времени (UNI = 0)

1, 4

т

37

(3 × 8192 + 2 × 512)

т

CLK

Биполярный вход калибровки времени (UNI = 1)

1, 4

т

37

(4 × 8192 × 3 + 512)

т

CLK

Преобразование Результаты действительно, (UNI = 0)

1

т

38

(3 × 8192 × 2 + 512 + 64)

т

CLK

Преобразование Результаты действительно, (UNI = 1)

1

т

38

(4 × 8192 × 3 + 512 + 64)

т

CLK

ПРИМЕЧАНИЯ

1

Гарантировано дизайна.

2

Frame синхронизации может быть возбуждено на заднему фронту CLKIN.

3

С RD синхронным CLKIN, т

22

может быть сокращен до 1 т

CLK

.

4

На рисунке 8.

Технические характеристики могут изменяться без предварительного уведомления.

(AV

DD

= 5 V 5%, Д. В.

DD

= 5 V 5%, AGND DGND = = 0 V, C

L

= 50 пФ, T

= T

MIN

Т

MAX

,

е

CLKIN

= 12,5 МГц, SFMT = Логика низким или высоким, = Логика CFMT низкие или высокие.)

REV. B

-6 -

AD7722

ZERO за последний ШОС ЦИКЛОВ 16

Достоверной информации о ШОС 16 ЦИКЛОВ

VALID

CLKIN

ШОС

(CFMT = 0)

FSO

(SFMT = 0)

ШОС

32 ШОС ЦИКЛОВ

64 CKLIN ЦИКЛОВ

Рис 2а. Обобщенные серийный режим синхронизации (FSI = Логика низким или высоким, TSI = DOE)

ZERO за последний ШОС ЦИКЛОВ 16

Достоверной информации о ШОС 16 ЦИКЛОВ

VALID

CLKIN

ШОС

(CFMT = 0)

FSO

(SFMT = 1)

ШОС

ВЫСОКИЕ за последний ШОС ЦИКЛОВ 16

Низкой для ШОС 16 ЦИКЛОВ

64 CKLIN ЦИКЛОВ

32 ШОС ЦИКЛОВ

2, б. Обобщенные серийный режим синхронизации (FSI = Логика низким или высоким, TSI = DOE)

т

2

т

3

т

4

т

5

Питанием 0.8В

2,3 В

т

8

т

1

т

6

т

7

т

9

т

9

т

10

CLKIN

FSI

ШОС

Рисунок 3. Сроки серийный режим для часов вход, Frame Sync входного и выходного серийного часов

CLKIN

Низкая

D15-D0

т

1

т

10

т

11

т

12

т

14

т

13

т

13

D15

D14

D13

D1

D0

D15

D14

D13

D1

D0

т

12

т

11

FSI

ШОС

FSO

SDO

ШОС

FSO

SDO

SFMT = LOGIC

LOW (0)

SFMT = LOGIC

ВЫСОКИЙ (1)

Рисунок 4. Сроки серийного Режим Frame входного Sync, Sync выходного Frame, Serial выходного часы,

Серийный выходных данных (CFMT = Логика Лоу, TSI = DOE)

REV. B

AD7722

-7 -

т

15

т

16

МЭ

SDO

Рисунок 5. Сроки серийный режим для вывода данных Включение и серийного выходных данных (TSI = Логика Лоу)

т

17

т

20

т

21

т

23

RD

DB0-DB15

т

22

Достоверные данные

т

25

т

24

т

18

т

19

CS

DRDY

Рисунок 6. Параллельный режим Читайте синхронизация

CLKIN

т

29

т

30

т

31

т

27

т

26

т

28

MAX

т

28

MIN

SYNC, RESET

DVAL

DRDY

Рисунок 7. SYNC и RESET Сроки, последовательный и параллельный режим

CLKIN

SYNC, RESET

DVAL

DRDY

8192

т

CLK

8192

т

CLK

8192

т

CLK

8192

т

CLK

512

т

CLK

512

т

CLK

512

т

CLK

т

38

т

34

т

37

UNI = 1

т

37

UNI = 0

т

35

т

36

Рисунок 8. Калибровка Сроки, последовательный и параллельный режим

REV. B

-8 -

AD7722

Описания функций PIN

Мнемонический

Номер штырька

Описание

А. В.

DD1

14

Часы логики Напряжение питания для аналоговых модулятор, 5 В ± 5%.

AGND1

10

Часы логики землей ведения Analog модулятор.

А. В.

DD

20, 23

Analog Напряжение питания, 5 В ± 5%.

AGND

9, 13, 15, 19, землей ведения аналоговые цепи.

21, 25, 26

Д. В.

DD

39

Цифровые Напряжение питания, 5 В ± 5%.

DGND

6, 28

Граунд номер для цифровых электрических плат.

Ref1

22

Рег ввода / вывода. Ref1 подключается с помощью 3 кОм на выход внутреннего 2,5 V ведения и

на входе буферного усилителя, что диски Σ-Δ модулятор. Этот вывод может быть также овердрайв с

внешние ссылки 2,5 В.

Ref2

24

Рег ввода / вывода. Ref2 соединяется с выходом усилителя внутреннего буфера, используемого для дисков

Σ-Δ модулятор. Когда ref2 используется как вход, ref1 должен быть подключен к AGND.

V

В

(+)

18

Позитивные терминал ввода аналоговых дифференциальных.

V

В

(-)

16

Отрицательные терминала аналоговый вход производными.

UNI

7

Аналогового ввода Диапазон Выберите входа. UNI выбирает диапазон входных аналоговых либо биполярный или однополярного

операции. Логика низким входным выбирает однополярного операции. Логика высоким входным выбирает биполярного операции.

CLKIN

11

Часы входа. Мастер тактового сигнала для устройства. Контактный CLKIN интерфейсы AD7722 внутренних

колебательного контура на внешний кристалл или внешние часы. Параллельной резонансной, основной частоты,

микропроцессор класса кристалла и 1 МОм резистор должен быть подключен между CLKIN и

XTAL контакты с двумя конденсаторами от каждого контактный к земле. Кроме того, контактный CLKIN

можно управлять с внешнего CMOS совместимый часов. AD7722 определяется с тактовой ввода

частота 12,5 МГц.

XTAL

12

Осциллятор вывода. Контактный XTAL соединяет внутренний выхода генератора к внешним кристалла.

Если сигнал не используется, XTAL должны быть отключен.

P / S

8

Parallel / последовательный интерфейс Выбор входа. Логика высокой настраивает интерфейс передачи данных для выхода параллельном режиме

операции. Серийный режиме выбирается P / S значение логики низком уровне.

CAL

27

Калибровка дискретного входа. Логика высоким входным сроком на один цикл инициирует CLKIN

калибровки последовательность устройство усиления и смещения ошибки.

RESET

17

Сброс логики входа. RESET используется для очистки офсетных и получить калибровки регистров. Сброс

асинхронного ввода. RESET позволяет пользователю установить AD7722 для государства, если некалиброванных

Устройство ранее откалиброван. Переднего фронта также сбрасывает AD7722 Σ-Δ модулятор по

короткое замыкание интегратор конденсаторов в модулятора. Кроме того, RESET функции тождественно

SYNC контактный описано ниже. При работе с более чем 1 AD7722, RESET / SYNC

должны быть даны следующие мощностью до обеспечения устройства синхронизированы. Убедитесь, что

принадлежности решаются перед нанесением RESET / SYNC импульса.

CS

29

Chip выбранный уровень ввода чувствительной логики. CS обеспечивает выходной регистр данных параллельного режима читать

операции. Логический уровень CS ощущается на повышение края CLKIN. Автобус выходных данных включена

, когда рост краю CLKIN чувства логики низкого уровня по CS, если RD также невелико. Когда CS ощущается

высокий, выход бит данных DB15-DB0 будет высоким сопротивлением. В серийном режиме, галстук CS к логике низком уровне.

SYNC

30

Синхронизация дискретного входа. SYNC является асинхронный ввод. При использовании более чем 1

AD7722 работает от общего часы мастер, SYNC позволяет Δ-модулятора, каждый АЦП для Σ

одновременно образец ее аналогового входа и обновить свои данные выходной регистр. Переднего фронта сброс

AD7722 цифровой фильтр секвенсор счетчик до нуля. После SYNC, преобразование данных не является действительным до

после цифрового фильтра располагается (рис. 7). DVAL низкий, в серийном режиме. Когда рост

края CLKIN чувства логики низкий SYNC (или RESET), сброс государства освобождены, а в параллельных

режиме, DRDY идет высокими. После сброса государства освобождены, DVAL возвращает высоким после 8192 CLKIN

циклов (128 × 64 / ж

CLKIN

), А в параллельном режиме, DRDY возвращает низким после 1 дополнительного цикла свертки

"цифровой фильтр (64 CLKIN периоды), когда достоверные данные готова быть считаны из выходных данных

зарегистрироваться. При работе с более чем 1 AD7722, RESET / SYNC должны быть выданы последующей

ING мощностью до обеспечения устройства синхронизированы. Убедитесь, что поставки урегулированы, прежде чем

применения RESET / SYNC импульса.

REV. B

AD7722

-9 -

Конфигурация ПИН

44-Lead MQFP (S-44B)

3

4

5

6

7

1

2

10

11

8

9

40 39 38

41

42

43

44

36 35 34

37

29

30

31

32

33

27

28

25

26

23

24

PIN 1

IDENTIFIER

TOP VIEW

(Не в масштабе)

12 13 14 15 16 17 18 19 20 21 22

AD7722

DGND/DB13

DGND/DB14

DGND/DB15

SYNC

CS

DGND

CAL

AGND

AGND

Ref2

А. В.

DD

DGND/DB2

DGND/DB1

DGND/DB0

CFMT / DRDY

DVAL / RD

DGND

UNI

P / S

AGND

AGND1

CLKIN

TSI/DB3

DOE/DB4

SFMT/DB5

FSI/DB6

SCO/DB7

Д. В.

DD

SDO/DB8

FSO/DB9

DGND/DB10

DGND/DB11

DGND/DB12

XTAL

AGND

А. В.

DD1

AGND

V

В

(-)

RESET

V

В

(+)

AGND

А. В.

DD

AGND

Ref1

Параллельном режиме PIN описания функций

Мнемонический

Pin № Описание

DVAL / RD

5

Читайте вход уровне чувствительных входной логики. Логического уровня RD ощущается на повышение края CLKIN. Это

цифровой вход может использоваться в сочетании с CS для считывания данных с устройства. Автобус выходных данных

включается, когда рост краю CLKIN чувства логики низкого уровня на RD если CS также невелико. Когда это RD

зондирования высокого, выходной бит данных DB15-DB0 будет высоким сопротивлением.

CFMT / DRDY

4

Данные готовой продукции логики. Заднему фронту означает новое слово выход доступен для чтения

выходных данных регистра. DRDY вернется высоким после завершения операции чтения. Если операция не читать

не происходит между выходными обновления DRDY будет импульса высокого два CLKIN циклов до следующего выхода

обновления. DRDY также указывает, когда результаты преобразования возможны после SYNC или RESET последовательность

и при заполнении автокалибровки.

DGND/DB15

31

Вывод данных Bit (MSB).

DGND/DB14

32

Вывод данных Bit.

DGND/DB13

33

Вывод данных Bit.

DGND/DB12

34

Вывод данных Bit.

DGND/DB11

35

Вывод данных Bit.

DGND/DB10

36

Вывод данных Bit.

FSO/DB9

37

Вывод данных Bit.

SDO/DB8

38

Вывод данных Bit.

SCO/DB7

40

Вывод данных Bit.

FSI/DB6

41

Вывод да нных Bit.

SFMT/DB5

42

Вывод данных Bit.

DOE/DB4

43

Вывод данных Bit.

TSI/DB3

44

Вывод данных Bit.

DGND/DB2

1

Вывод данных Bit.

DGND/DB1

2

Вывод данных Bit.

DGND/DB0

3

Вывод данных Bit (LSB).

REV. B

-10 -

AD7722

Последовательном режиме PIN описания функций

Мнемонический

Номер штырька

Описание

DVAL / RD

5

Данные по выходной логики. Логика высоко на DVAL показывает, что результат преобразования в выходной

регистр данных является точным цифровым представлением аналогового напряжения на входе - модуляции

осциллятора. Контактный DVAL установлен низкий по 8192 CLKIN циклов, если аналоговый вход overranged и после

начало CAL, SYNC, или RESET.

CFMT / DRDY

4

Серийный часов входной логики Формат. Часы контактный формат выбрать, последовательной передачи данных, SDO, справедливо

от роста или падения края серийный часы, ШОС. Когда CFMT логика низким, SDO действует на

заднему фронту ШОС, если SFMT низка SDO действует по нарастающему фронту ШОС, если SFMT высока. Когда

CFMT логика высокой, SDO действует по нарастающему фронту ШОС, если SFMT низка SDO действует на

заднему фронту ШОС, если SFMT высока.

TSI/DB3

44

Время Слот дискретного входа. Логический уровень на TSI устанавливает активное состояние контактный МЭ. В TSI набор

Логика высокой, DOE позволит SDO выходного буфера, когда она логики высока, и наоборот. TSI используется

, когда два AD7722s подключены к той же последовательной шины данных. При использовании одного АЦП, подключите

TSI на DGND.

DOE/DB4

43

Вывод данных Включить дискретного входа. Контактный МЭ контроля состояния выходного буфера три SDO

PIN-код. Активное состояние МЭ определяется логический уровень на выводе TSI. Когда логика энергетики

уровень равно уровень на выводе TSI, серийный выпуск данных SDO, является активным. В противном случае, SDO будет

высокий импеданс. SDO может быть три состояния после последовательной передачи данных при подключении НОО FSO.

Этот вход полезно, когда два AD7722s подключены к той же последовательной шины данных. При использовании

один АЦП, чтобы обеспечить SDO активен, подключите НОО DGND так, что он равен логического уровня TSI.

SFMT/DB5

42

Серийный Формат данных логики входа. Логический уровень на выводе SFMT выбирает формат FSO

сигнала. Логика низким делает вывод FSO импульса 1 ШОС широкий цикл повторяется каждый ШОС 32 циклов.

С SFMT значение логики высока, FSO сигнал представляет собой рамку, импульса, который является активным низким в течение всего срока

16 бит передачи.

FSI/DB6

41

Frame синхронизации дискретного входа. Вход FSI используется для синхронизации AD7722 серийный выпуск

регистр данных для внешнего источника. Когда заднему фронту CLKIN обнаруживает с низким и высоким переходной

AD7722 прерывания текущей передачи данных, перезагрузка выход последовательный регистр сдвига, сброс

ШОС, и передает результат преобразования. Синхронизация начинается сразу, а на следующий 127

преобразования, являются недействительными. В серийном режиме DVAL остается высоким. FSI входы применяются синхронные

выход скорость передачи данных не влияют на последовательной передачи данных. Если FSI связано либо логики высоким или низким,

AD7722 будет генерировать FSO выхода контролируемых логический уровень на SFMT.

SCO/DB7

40

Serial Data часы вывода. Серийный выпуск часы синхронными с сигналом CLKIN и

частота 1 половины частоты CLKIN. Передачи кадра данных ШОС 32 циклов долго.

SDO/DB8

38

Серийный выходных данных. Последовательной передачи данных перемещается из MSB первых, синхронно с ШОС. Серийный

передачи данных составляет 32 циклов ШОС. После LSB выводится завершающие нули выход для

Остальные 16 ШОС циклов.

FSO/DB9

37

Frame Sync вывода. Этот вывод свидетельствует о начале слова передачи на контактный SDO.

В зависимости от логического уровня SFMT контактный сигнал FSO либо положительных импульсов около

1 ШОС период широкого или кадр импульса, который является активным низким на протяжении 16 бит данных транс-

миссии (см. рисунок 4).

DGND/DB0

3

В серийном режиме, эти контакты должны быть связаны с DGND.

DGND/DB1

2

DGND/DB2

1

DGND/DB10

36

DGND/DB11

35

DGND/DB12

34

DGND/DB13

33

DGND/DB14

32

DGND/DB15

31

REV. B

AD7722

-11 -

ТЕРМИНОЛОГИЯ

Отношение сигнал / шум плюс искажение Ratio (S / (N + D))

S / (N + D) является измеряемый сигнал-шум плюс искажение соотношения

на выходе АЦП. Сигнала среднеквадратичное величины

основополагающее значение. Шум плюс искажение среднеквадратичная сумма всех

nonfundamental сигналы и гармоники до половины частоты дискретизации

(F

CLKIN

/ 128), за исключением постоянного тока. АЦП оценивается путем применения

низкий уровень шума, низкое искажение синусоиды сигнал на вход булавки. По

генерации быстрого преобразования Фурье (БПФ) участок, S / (N + D) данных

может быть получено с помощью спектра.

Коэффициент нелинейных искажений (THD)

THD это отношение среднеквадратичного сумму гармоник RMS

значение фундаментальной. THD определяется как

THD = 20 журнала

SQRT V

2

2

+ V

3

2

+ V

4

2

+ V

5

2

+ V

6

2

(

)

V

1





















где V

1

это среднеквадратичная амплитуда основной, и V

2

, V

3

,

< span onmouseover="_tipon(this)" onmouseout="_tipoff()"> V

4

, V

5

, А V

6

являются среднеквадратичные амплитуды второй по

шестая гармоники. THD также происходит от БПФ участка

выходной спектр АЦП.

Ложные динамический диапазон (SFDR)

Определяется как разность в децибелах между пиком ложных или гармоники

унитарный компонента в АЦП выходной спектр (до F

CLKIN

/ 128

и без постоянного тока) и среднеквадратичного значения основной частоты. Как правило,

Значение данной спецификации будут определяться крупнейших

гармоники в выходной спектр БПФ. Для ввода сигналов

, второй гармоники происходит в стоп-группы области

цифровой фильтр, толчок шума пределах SFDR.

Интермодуляционное искажение

При содействии, состоящий из синусоидальных волн на двух частотах, "фа" и

FB, все активные устройства с нелинейностями создаст искажения

продукции в сумме и разности частот ± NFB МИД, где

т, п = 0, 1, 2, 3, и так далее. Интермодуляционные искажения условия являются

тех, за которые ни одна, ни м п равно нулю. Например,

второго порядка включать (FA + FB) и (фа - FB), а третий

порядка включать (2fa + FB), (2fa - FB), (FA + 2fb) и (фа - 2fb).

Тестирование проводится с использованием стандартного CCIF, где два входных

частотах, близких к верхней конце ввода пропускной способности используются.

В этом случае, второго порядка, как правило, в дистанцировался

частоты от первоначального синусоиды, а третьего порядка

Условия, как правило, на частоте, близкой к входу частот.

В результате второго и третьего порядка определены

отдельно. Расчет интермодуляционных искажений

согласно спецификации THD, где это отношение среднеквадратичного

сумма отдельных продуктов искажения среднеквадратичная амплитуда

суммы основного, выраженный в дБ.

Pass-Band Рипл

Ответ изменение частоты AD7722 в установленном

полоса пропускания частот.

Пасс-диапазоне частот

Частота, до которой ответ изменение частоты

в пределах полосы пропускания рябь спецификации.

Предельная частота

Частоту, ниже которой в частотной характеристики AD7722

не более чем на 3 дБ затухания.

Стоп-диапазоне частот

Частоту, выше которой в частотной характеристики AD7722

будет в пределах диапазона его ослабления остановки.

Stop-Band Затухание

в частотной характеристики AD7722 не будет иметь менее 90 дБ

затухания в указанном диапазоне частот.

Интегральная нелинейность

Это максимальное отклонение от какой-либо код с прямой

, проходящей через конечные точки передаточной функции.

концы передачи функции минус полном масштабе, точки

0,5 LSB ниже первого перехода код (100... От 00 до 100...

01 в биполярном режиме, 000. . . От 00 до 000. . . 01 в однополярном режиме)

и плюс полная шкала, точки 0,5 LSB над последним код перехода

(011... От 10 до 011... 11 в биполярном режиме, 111... От 10 до

111. . . 11 в однополярном режиме). Ошибка выражается в LSB.

Дифференциальная нелинейность

В этом разница между измеренным и идеал 1 LSB

переключения между двумя соседними кодами в АЦП.

Синфазной Отношение

Способность устройства отвергать влияние напряжения, приложенного к

оба входных терминалов одновременно, часто путем изменения

земли уровня определяется как синфазной отношение.

CMRR это соотношение усиления для дифференциального сигнала, чтобы получить

для синфазного сигнала.

Однополярный Офсетная ошибке

Однополярный компенсировать ошибки отклонения первого перехода код

(00... 000 на 00... 001) от идеала напряжения дифференциальных

(V

В

(+) - V

В

(-) + 0,5 LSB), при работе в однополярном режиме.

Биполярное Офсетная Ошибка

Это отклонение midscale код перехода

(111... 11 до 000... 00) от идеала напряжения дифференциальных

(V

В

(+) - V

В

(-) - 0,5 LSB), при работе в биполярном режиме.

Ошибка усиления

Первого перехода код должен происходить на аналоговое значение 1 / 2 LSB

выше - шкалы. Последнее переход должен происходить за аналоговый

стоимость 1 1 / 2 LSB ниже номинальной шкалы. Усиление ошибка

Отклонение фактической разницы между первым и последним код

переходами и идеальными разница между первым и последним код

переходов.

REV. B

-12 -

AD7722-Типичные характеристики

(AV

DD

= Д.

DD

= 5,0 V, T

= 25 ° C; CLKIN = 12,5 МГц, AIN = 20 кГц, биполярные Mode; V

В

(+) = 0 В до 2,5 В, V

В

(-) = 1,25 V, если не указано иное.)

INPUT LEVEL (дБ)

дБ

110

100

50

-40

-30

0

-20

-10

90

80

70

60

SFDR

S / (N + D)

TPC 1. S / (N + D) и SFDR против

Analog Уровень входного сигнала

Входная частота (кГц)

-85

-90

-115

0

20

100

40

60

80

-95

-100

-105

-110

THD

SNR

SFDR

V

В

(+) = V

В

(-) = 1,25 С.

V

CM

= 2.5V

дБ

TPC 4. SNR, THD, и SFDR

от входной частоты

ТЕМПЕРАТУРА (C)

-94

-116

-50

-25

100

0

25

50

75

-96

-108

-110

-112

-114

-100

-102

-106

-104

-98

THD

3RD

4-й

2ND

дБ

TPC 7. THD от температуры

OUTPUT скорость передачи данных (kSPS)

84

92

85

88

89

90

91

86

87

0

50

300

100

150

200

250

AIN = 1 / 5

BW

дБ

TPC 2. S / (N + D) против выходной

Частота дискретизации

OUTPUT скорость передачи данных (kSPS)

84

92

85

88

89

90

91

86

87

0

50

300

100

150

200

250

AIN = 1 / 5

BW

V

В

(+) = V

В

(-) = 1,25 С.

V

CM

= 2.5V

дБ

TPC 5. S / (N + D) против выходной

Частота дискретизации

КОДЫ

FREQ

UENCY ЗАЛЕГАНИЯ

5000

0

п-3

п-2

п +3

п-1

п

п +1

п +2

4500

2000

1500

1000

500

4000

3500

2500

3000

V

В

(+) = V

В

(-)

CLKIN = 12.5MHz

8k ОБРАЗЦЫ

8 TPC. Гистограмма выходных

Коды с DC вход

Входная частота (кГц)

дБ

-85

-90

-115

0

20

100

40

60

80

-95

-100

-105

-110

SNR

SFDR

THD

TPC 3. SNR, THD, и SFDR

от входной частоты

ТЕМПЕРАТУРА (C)

92,0

91,5

88,0

-50

0

100

50

90,0

89,5

88,5

89,0

91,0

90,5

дБ

TPC 6. SNR в зависимости от температуры

КОДЕКС

DNL ERROR (LSB)

1,0

0,8

-1,0

0

20000

65535

40000

-0,4

-0,8

-0,6

0

-0,2

0,6

0,2

0,4

TPC 9. Дифференциальная нелинейность

REV. B

AD7722

-13 -

КОДЕКС

INL ERROR (LSB)

1,0

0,8

-1,0

0

20000

65535

40000

-0,4

-0,8

-0,6

0

-0,2

0,6

0,2

0,4

TPC 10. Интегральная нелинейность ошибке

0

-154

дБ

-20

-80

-100

-120

-140

-40

-60

0

10

20

30

40

50

60

70

80

98

CLKIN = 12.5MHz

SNR = 90.1dB

S / (N + D) = 89.2dB

SFDR =-99.5dB

THD =-96.6dB

2ND =-100.9dB

3RD =-106.0dB

4-й =-99.5dB

Частота (кГц)

TPC 11. 16K БПФ

0

-154

дБ

-20

-80

-100

-120

-140

-40

-60

0

20

40

60

80

96

XTAL = 12.288MHz

SNR = 89.0dB

S / (N + D) = 87.8dB

SFDR =-94.3dB

THD =-93.8dB

2ND =-94.3dB

3RD =-108.5dB

4-й =-105.7dB

Частота (кГц)

TPC 12. 16K БПФ

CLKIN частота (МГц)

POWER (мВт)

200

0

0

2,5

15,0

10,0

12,5

180

80

60

40

20

160

140

100

120

5,0

7,5

А. И.

DD

Д. И.

DD

TPC 13. Потребляемая мощность против CLKIN частот

0

-154

дБ

-20

-80

-100

-120

-140

-40

-60

0

20

40

60

80

96

AIN = 90kHz

XTAL = 12.288MHz

SNR = 88.1dB

S / (N + D) = 88.1dB

SFDR =-103.7dB

Частота (кГц)

TPC 14. 16K БПФ

0

-154

дБ

-20

-80

-100

-120

-140

-40

-60

0

20

40

60

80

98

AIN = 90kHz

CLKIN = 12,5 МГц

SNR = 89.6dB

S / (N + D) = 89.6dB

SFDR =-108.0dB

Частота (кГц)

TPC 15. 16K БПФ

REV. B

-14 -

AD7722

Описание схемы

AD7722 АЦП работают Σ-Δ преобразования технику

преобразует аналоговый вход в цифровой поезд импульса. Аналоговых

ввода постоянно отобранных включен конденсатор модулятор

в два раза превышает темпы тактовая частота ввода, 2 × F

CLKIN

.

цифровых данных, который представляет аналоговый вход в них плотности

в поток битов на выходе из Σ-Δ модулятор. Модуляции

осциллятора мероприятия поток битов на скорость передачи данных равна Р

CLKIN

.

Из-за высокой скорости передискретизации, которая распространяется квантования

шум от 0 к /

CLKIN

/ 2, шум энергии, содержащейся в полосе

интерес уменьшается (рис. 9а). Чтобы уменьшить квантования

шум дальше, модулятор для высокого используется для формирования

спектр шума, так что большинство шума энергии смещается из

группы интересов (рис. 9b).

Цифровой фильтр, который следует модулятор обеспечивает три основных

функций. Фильтр выполняет сложные усреднения по

1-битных сэмплов с выхода модулятора, при удалении

большой из группы шумов квантования (рис. 9, в). И наконец,

цифровой фильтр снижает скорость передачи данных от /

CLKIN

на входе

фильтр к /

CLKIN

/ 64 на выходе фильтра. AD7722 выходной

скорость передачи данных, е

S

, Немного более чем вдвое превышает пропускную способность сигнала, который

гарантии того, что не происходит потери данных в полосе сигнала.

Цифровая фильтрация имеет определенные преимущества по сравнению с аналоговой фильтрации. Во-первых,

с цифровой фильтрации происходит после того, A / D преобразования, можно

удалить шума вводили в процессе преобразования. Аналоговый

фильтрации не может удалить шума вводили во время преобразования. Во-вторых,

цифровой фильтр, относительно низкая пульсация группы проходят с крутыми сглаживания

при одновременном сохранении линейную фазовую характеристику.

BAND ИНТЕРЕСОВ

е

CLKIN

/ 2

Цифровой фильтр Частота среза

Равная 97.65kHz (12.5MHz)

BAND ИНТЕРЕСОВ

Шумов квантования

е

CLKIN

/ 2

BAND ИНТЕРЕСОВ

е

CLKIN

/ 2

Шума

А.

B.

C.

Рисунок 9. Σ-Δ АЦП

AD7722 работает 2 конечной импульсной характеристикой (КИХ) фильтра

серии. Первый фильтр 384-кран фильтр, что образцы производства

модулятор на F

CLKIN

. Второй фильтр 151-кран половине диапазона

фильтр, что образцы производства первых фильтра F

CLKIN

/ 32 и

децимацию на 2. Реализация этого фильтра архитектуры

результаты в фильтр с группового запаздывания 42 переходов (84-конвергенции

выражения для оседания на полномасштабный этап).

Цифровой фильтр обеспечивает 6 дБ затухания при частоте

(F

CLKIN

/ 128) 1 половины своей продукции курса. С тактовой частотой

от 12,5 МГц, цифровой фильтр имеет полосу пропускания частоты

90,625 кГц, частота среза является 96,92 кГц, а стоп-группы

частота 104.6875 кГц.

Из-за выборочного характера цифровой фильтр, не

обеспечить любого отклонения заявки на кратны свой вклад выборки

частоты. Фильтр ответ на рис 10A показывает unattenu-

ated полосы частот, происходящих при п × F

CLKIN

где п = 1, 2, 3. . . .

На этих частотах Есть частот ± е

3 дБ

широкий

(F

3 дБ

является -3 дБ полоса пропускания цифрового фильтра) по обе стороны

п × F

CLKIN

там, где шум проходит незатухающей к выходу.

Из-диапазона сигналов совпадает с любым из фильтра изображений

псевдонимы в полосе пропускания. Однако из-за AD7722 высокие

передискретизации соотношение этих групп занимают лишь малую долю

спектра, и большинство широкополосного шума фильтруется. Это означает,

Сглаживание, что требования к фильтрации перед AD7722

значительно сокращаются по сравнению с обычным преобразователь, не

на чипе фильтрации. Рис 10В показывает частотную характеристику

Сглаживание фильтра. С -3 дБ угол набор частот при /

CLKIN

/ 64,

однополюсный фильтр будет обеспечивать 36 дБ затухания при /

CLKIN

.

В зависимости от применения, однако, могут оказаться необходимыми для

обеспечить дополнительные Сглаживание фильтрации до AD7722 для

устранения нежелательных сигналов частот цифрового

фильтр пропускает. Он также может быть необходима в некоторых приложений

обеспечить аналоговая фильтрация перед AD7722 для обеспечения

дифференциальных шумовых сигналов вне полосы интерес не

насыщения аналогового модулятора.

1F

CLKIN

0dB

2F

CLKIN

3F

CLKIN

Рис 10A. Цифровой фильтр Частотный диапазон

ПРОИЗВОДСТВО

Скорость передачи данных

е

CLKIN

/ 64

0dB

е

CLKIN

Сглаживание ФИЛЬТР

ОТВЕТ

НЕОБХОДИМЫЕ

ПОГЛОЩЕНИЕ

Рис 10B. Частотная характеристика фильтра Сглаживание

REV. B

AD7722

-15 -

ПРИМЕНЕНИЕ AD7722

Аналогового ввода Диапазон

AD7722 использует дифференциальные входы для обеспечения общих режиме

подавления шумов (например, преобразованный результат будет соответствовать

дифференциального напряжения между двумя входами). Абсолютного напряжения

на оба входа должна находиться между AGND А. В.

DD

.

В однополярном режиме полномасштабного аналоговый входной диапазон

(V

В

(+) - V

В

(-)) Является 0 V к V

Ref2

. Выходной код прямо

бинарных в однополярном режиме с 1 LSB = 38 мкВ. Идеальная передача

Функция будет показана на рисунке 11.

В биполярном режиме полномасштабного ввода диапазоне ± V

Ref2

/ 2.

биполярного режима позволяет дополнительных входных сигналов. В качестве другого

Например, в биполярном режиме, V

В

(-) Может быть подключен к постоянного смещения

напряжение, чтобы одностороннего входа на V

В

(+) Равны V

BIAS

± V

Ref2

/ 2. В биполярном режиме выходного кода двое дополнения

с 1 LSB = 38 мкВ. Идеальной передаточной функции показан на

Рисунок 12.

111 ... 111

111 ... 110

111 ... 101

111 ... 100

000 ... 011

000 ... 010

000 ... 001

000 ... 000

ПРОИЗВОДСТВО

КОДЕКС

0В

V

Ref2

1 LSB-

ДИФФЕРЕНЦИАЛЬНАЯ напряжении INPUT

В

(+) - V

В

(-)

Рисунок 11. Однополярный режим передачи функций

111 ... 111

111 ... 110

100 ... 001

100 ... 000

000 ... 010

000 ... 001

000 ... 000

ПРОИЗВОДСТВО

КОДЕКС

0В

+ V

Ref2

/ 2 - 1 LSB

ДИФФЕРЕНЦИАЛЬНАЯ напряжении INPUT

В

(+) - V

В

(-)

-V

Ref2

011 ... 111

011 ... 110

Рисунок 12. Биполярный режим передачи функций

Дифференциальные входы

Аналоговый вход для модулятора включен конденсатор дизайна.

Аналоговый сигнал преобразуется в заряд высокой линейной

выборки конденсаторов. Упрощенной эквивалентной схемы схемы

аналогового ввода показано на рисунке 13. Источника сигнала вождения

аналоговый вход должен быть в состоянии обеспечить заряд на

выборки конденсаторы каждые полчаса CLKIN цикла и оседают на

требуемой точности в рамках следующего цикла наполовину.

18

Φ

Φ

B

Φ

Φ

B

16

2р

2р

Переменный ток

ЗЕМЛЕ

500

Φ

Φ

B

Φ

Φ

B

CLKIN

V

В

(+)

V

В

(–)

AD7722

500

Figure 13. Analog Input Equivalent Circuit

Since the AD7722 samples the differential voltage across its

analog inputs, low noise performance is attained with an input

circuit that provides low common-mode noise at each input.

The amplifiers used to drive the analog inputs play a critical role

in attaining the high performance available from the AD7722.

When a capacitive load is switched onto the output of an op amp,

the amplitude will momentarily drop. The op amp will try to

correct the situation and, in the process, will hit its slew rate limit.

This nonlinear response, which can cause excessive ringing, can

lead to distortion. To remedy the situation, a low-pass RC filter

can be connected between the amplifier and the input to the

AD7722 as shown in Figure 14. The external capacitor at each

input aids in supplying the current spikes created during the

sampling process. The resistor in this diagram, as well as creating

the pole for the antialiasing, isolates the op amp from the transient

nature of the load.

ANALOG

INPUT

R

C

AD7722

V

В

(+)

V

В

(–)

R

C

Figure 14. Simple RC Antialiasing Circuit

The differential input impedance of the AD7722 switched capacitor

input varies as a function of the CLKIN frequency, given by the

уравнение

Z

е

А

В

CLKIN

=

×

10

4

9

Ω

REV. B

–16–

AD7722

Even though the voltage on the input sampling capacitors may not

have enough time to settle to the accuracy indicated by the resolu-

tion of the AD7722, as long as the sampling capacitor charging

follows the exponential curve of RC circuits, only the gain

accuracy suffers if the input capacitor is switched away too early.

An alternative circuit configuration for driving the differential

inputs to the AD7722 is shown in Figure 15.

R

100

C

2.7nF

AD7722

V

В

(+)

V

В

(–)

C

2.7nF

C

2.7nF

R

100

Figure 15. Differential Input with Antialiasing

A capacitor between the two input pins sources or sinks charge

to allow most of the charge that is needed by one input to be

effectively supplied by the other input. This minimizes undesir-

able charge transfer from the analog inputs to and from ground.

The series resistor isolates the operational amplifier from the

current spikes created during the sampling process and provides

a pole for antialiasing. The –3 dB cutoff frequency (f

3 dB

) of the

antialias filter is given by Equation 1, and the attenuation of the

filter is given by Equation 2.

е

RC

дБ

3

1

6

=

(1)

Attenuation

журнал

е

е

дБ

=

+





























20

1/ 1

3