REV. B
Информация, предоставленная компанией Analog Devices, как полагают, является точной и
надежными. Тем не менее, не несет ответственности берет на себя Analog Devices его
использования, а также за любые нарушения патентов или других прав третьих сторон, которые
могут возникнуть в результате ее использования. Лицензия не предоставляется косвенно или иным образом
какой-либо патент или патентные права, Analog Devices.
AD1555/AD1556
Один Технология Пути, PO Box 9106, Норвуд, М. 02062-9106, США
Tel: 781/329-4700
Факс: 781/326-8703
© Analog Devices, Inc 2002
Функциональная блок-схема
MUX
PGA
REF DIVIDER
КСР
MODE CONTROL
LOGIC
Перенапряжение
ОБНАРУЖЕНИЕ
CLOCK
ПОКОЛЕНИЕ
LOOP
ФИЛЬТР
REFIN
REFCAP2
REFCAP1
AGND3
DGND
V
L
-V<
/b>
+ V
AGND2
Модин
PGAOUT
AGND1
CLKIN SYNC
BW0 ... BW2 RESET PWRDN GND V
L
AIN (+)
AIN (-)
ИНН (+)
ИНН (-)
AD1555
CB0 ... Cb4
PGA
CONTROL
КОНФИГУРАЦИЯ
РЕГИСТРАЦИЯ
ПОЛОЖЕНИЕ
РЕГИСТРАЦИЯ
INPUT
MUX
MFLG
MDATA
Г-данных
CSEL
MCLK
INPUT SHIFT
РЕГИСТРАЦИЯ
DIN
SCLK
CS
R / W
Даут
DRDY
RSEL
CLOCK DIVIDER
DATA
ПРОИЗВОДСТВО
MUX
DATA
РЕГИСТРАЦИЯ
AD1556
H / S
ОШИБКА
PGA0 ... PGA4
DIGITAL
ФИЛЬТР
24-Bit - АЦП
с низким уровнем шума PGA
ОСОБЕННОСТИ
AD1555
Четвертый порядок - модулятор
Большой динамический диапазон
116 дБ Мин, 120 дБ @ 1 мс
117 дБ Typical@0.5 мс
Низкий входной шум: 80 нВ RMS @ 4 мс
Усиление 34128
Low Distortion: -111 дБ Макс, -120 дБ
Низкий Интермодуляционные: 122 дБ
Частота выборки в 256 kSPS
Очень высокая толерантность джиттера
Никакие внешние Сглаживание Фильтр обязательно
Программируемый интерфейс усиления
Входной диапазон: 2,25 V
Надежная Входы
Настройки усиления: 1, 2,5, 8,5, 34, 128
Синфазной (DC на 1 кГц)
93 дБ Мин, 101 дБ @ 1 Усиление
77 мВт Типичные Низкая рассеиваемая мощность
Режимы ожидания
AD1556
Цифровой КИХ-фильтр / дециматор
Последовательный или параллельный Выбор конфигурации
Выходной Word валют: 250 SPS до 16 kSPS
6,2 мВт Typ Низкая рассеиваемая мощность
70 Вт в режиме ожидания
Reference Design и Evaluation Board с
Программное обеспечение, доступное
ПРИМЕНЕНИЕ
Сейсморазведка систем передачи данных
Хроматография
Автоматическое тестовое оборудование
ОБЩИЕ СВЕДЕНИЯ
AD1555 является полным сигма-дельта модулятор в сочетании
с программируемый усилитель предназначен для низких частот,
высокие динамические приложения диапазона измерений. AD1555
выходы из них плотности битов пропорциональны аналогового
вход. При использовании в сочетании с цифровой фильтр AD1556 /
дециматора высокопроизводительных АЦП реализован.
Непрерывным временем аналоговой архитектуры вход модулятора позволяет избежать
необходимость внешнего фильтра Сглаживание. Программируемым коэффициентом усиления
интерфейс упрощает проектирование системы, расширяет динамический диапазон,
и снижает борту области системы. Низкое эксплуатации и
ждущий режимы делает AD1555 для удаленного батареи пау-
Эред сбора данных систем.
AD1555 изготавливается на Analog Devices "процесс BiCMOS
, что имеет высокую производительность биполярного устройства вместе с CMOS
транзисторов. AD1555 и AD1556 упакованы, соответственно,
в 28-PLCC свинца и 44-привести MQFP пакеты и задаются
от -55 ° C до +85 ° C (AD1556 и AD1555 Оценка B) и
0 ° C до 85 ° C (AD1555 класса).
0
Периодичность - Гц
-120
-200
0
50
Амплитудно - дВ
100
150
200
250
300
-20
-100
-140
-180
-60
-80
-160
-40
350
400
450
500
е
В
= 24.4Hz
SNR = 116.7dB
THD =-120.6dB
Рисунок 1. БПФ полномасштабного AIN вход, Усиление 1
REV. B
AD1555/AD1556
-2 -
AD1555BP
AD1555AP
Параметр
Примечания
Мин
Typ
Макс
Мин
Typ
Макс
Блок
Настройка усиления PGA
1, 2,5, 8,5, 34, 128
AC ТОЧНОСТИ
Динамический диапазон
1
PGA Усиление 1
116,5
120
116
120
дБ
PGA Усиление 2,5
116
119,5
115,5
119,5
дБ
PGA Усиление 8,5
114
117,5
114
117,5
дБ
PGA Усиление 34
104,5
109,5
104,5
109,5
дБ
PGA Усиление 128
98
98
дБ
Коэффициент нелинейных искажений
2
PGA Усиление 1
-120
-111
-120
-107
дБ
PGA Усиление 2,5
-116
-108
-116
-107
дБ
PGA Усиление 8,5
-116
-106
-116
-105
дБ
PGA Усиление 34
-115
-101
-115
-101
дБ
PGA Усиление 128
-108
-108
дБ
Дрожание толерантности
3
300
300
пс
Интермодуляционное искажение
4
PGA Усиление 1
122
122
дБ
DC ТОЧНОСТЬ
Абсолютная ошибка усиления
5
PGA усиления 1, 2,5
-3,5
3,5
-3,5
3,5
%
PGA Усиление 8,5
-4,5
4,5
-4,5
4,5
%
PGA Усиление 34
-10
+10
-10
+10
%
Усиление стабильность температуры
5
± 15
± 15
ппм / ° C
Смещение
5, 6
Все усиления PGA
-60
-60
мВ
Офсетная Дрифт
5, 6
6
6
мкВ / ° C
ANALOG INPUT
Полный-Scale Nondifferential входного
Модин
± 2,25
± 2,25
V
Входное полное сопротивление
Модин
20
20
А
Полный-Scale дифференциальный вход
PGA Усиление 1
± 2,25
± 2,25
V
Другие настройки усиления PGA
См. Таблицу I
См. Таблицу I
Дифференциальный входной импеданс
AIN, ИНН Входы
140
140
МОм
Синфазного Диапазон
± 2,25
± 2,25
V
Синфазной Отношение
V
CM
= ± 2,25 V, F
В
= 200 Гц
PGA Усиление 1
93
101
91
101
дБ
PGA Усиление 2,5
95
102
91,5
102
дБ
PGA Усиление 8,5, 34
95,5
108
94,5
108
дБ
PGA Усиление 128
108
108
дБ
Питание Отклонение Отношение
7
50
50
дБ
AIN в TIN Перек
рестные помехи изоляции
е
В
= 200 Гц
130
130
дБ
Дифференциальный входной ток
130
130
нА
Диапазон температур
8
Указанная производительность
T
MIN
Т
MAX
-55
+85
0
85
° C
Опорного сигнала
9
Диапазон входного напряжения
2,990
3,0
3,010
2,990
3,0
3,010
V
Входной ток
130
130
мкА
Цифровые входы ИТОГИ
V
Иллинойс
-0,3
0,8
-0,3
0,8
V
V
IH
2,0
V
L
+ 0,3 2,0
V
L
+ 0,3
V
Я
Иллинойс
-10
+10
-10
+10
мкА
Я
IH
-10
+10
-10
+10
мкА
V
ПР
Я
Для мойки
= 2 мА
0,4
0,4
V
V
Огайо
Я
ИСТОЧНИК
= -2 МА
2,4
2,4
V
AD1555-ТЕХНИЧЕСКИЕ
(+ V
= +5 V;-V
= -5 V, V
L
= 5 V; AGND DGND = = 0 V; MCLK = 256 кГц; T
= T
MIN
к
T
MAX
, Если не указано иное.)
REV. B
-3 -
AD1555/AD1556
AD1556-ТЕХНИЧЕСКИЕ
AD1556AS
Параметр
Примечания
Мин
Typ
Макс
Блок
ФИЛЬТР ПОКАЗАТЕЛИ
Pass-Band Рипл
-0,05
0,05
дБ
Stop-Band Затухание
Все фильтры исключением F
O
= 16 кГц
-135
дБ
F
O
= 16 кГц
-86
дБ
Фильтры характеристики
См. Таблицу II
Цифровые входы ИТОГИ
V
Иллинойс
-0,3
0,8
V
V
IH
2,0
V
L
+ 0,3
V
Я
Иллинойс
-10
+10
мкА
Я
IH
-10
+10
мкА
V
ПР
Я
Для мойки
= 2 мА
0,5
V
V
Огайо
Я
ИСТОЧНИК
= -2 МА
V
L
- 0,6
V
БЛОКИ ПИТАНИЯ
Указанная производительность
V
L
2,85
5,25
V
Токов покоя
I (V
L
)
4
5
ма
Потеря мощности
V
L
= 3,3 V, F
O
= 1 кГц
6,2
8,5
мВт
В ждущий режим
70
мкВт
Диапазон температур
*
Указанной эффективности, T
MIN
Т
MAX
-55
+85
° C
*
Контакты завода расширенный диапазон температур.
Технические характеристики могут изменяться без предварительного уведомления.
AD1555BP
AD1555AP
Параметр
Примечания
Мин
Typ
Макс
Мин
Typ
Макс
Блок
БЛОКИ ПИТАНИЯ
Рекомендуем условий эксплуатации
+ V
4,75
5
5,25
4,75
5
5,25
V
-V
-5,25
-5
-4,75
-5,25
-5
-4,75
V
V
L
4,75
5
5,25
4,75
5
5,25
V
Токов покоя
I (V +
)
10
8
10
8
10
ма
Я (-V
)
10
8
9,5
8
9,5
ма
I (V
L
)
30
42
30
42
мкА
Потеря мощности
10
77
96
77
96
мВт
PGA в режиме ожидания
11
56
70
56
70
мВт
В ждущий режим
11, 12
Входной номер = 3 V
650
650
мкВт
Входной номер = 0 V
250
250
мкВт
ПРИМЕЧАНИЯ
1
Испытано на F скорость выходного слова
O
= 1 кГц. F
O
это вывод слово AD1556 скорости, обратная частоте дискретизации. См. Таблицы I, Ia, Ib для других выход
Слово ставок.
2
Протестировано в полномасштабной входного сигнала примерно в 24 Гц.
3
Этот параметр гарантирует дизайна.
4
Испытано на F скорость выходного слова
O
= 1 кГц с входными сигналами 30 Гц и 50 Гц, каждый 6 дБ ниже полной шкалы.
5
Эта спецификация для AD1555 только и не включать ошибки от внешних компонентов, как, например, внешние ссылки.
6
Это смещение спецификации называется выходе модулятора.
7
Характеризуется 100 мВ синусоидальной волны С. применяется отдельно к каждой поставки.
8
Контакты завода расширенный диапазон температур.
9
Рекомендуем Справка: AD780BR.
10
Указанный с аналоговыми входами обоснованными.
11
См. Таблицу III для настройки условий.
12
Указанный с MCLK ввода обоснованными.
Технические характеристики могут изменяться без предварительного уведомления.
(V
L
= 2,85 В до 5,25 В; CLKIN = 1,024 МГц; T
= T
MIN
Т
MAX
если не указано иное.)
REV. B
AD1555/AD1556
-4 -
Таблица I. Динамические и шума Типичные исполнениям
Ввод и усиления
Модин
PGA = 1 (0 дБ)
PGA = 2,5 (8 дБ) PGA = 8,5 (19 дБ)
PGA = 34 (31 дБ)
PGA = 128 (42 дБ)
Диапазон входного
1,6 V RMS
1,6 V RMS
636 мВ RMS
187 мВ RMS
47 мВ RMS
12,4 мВ RMS
Динамический диапазон
F
O
= 16 кГц (1 / 16 мс)
40 дБ
40 дБ
40 дБ
40 дБ
40 дБ
40 дБ
F
O
= 8 кГц (1 / 8 мс)
69 дБ
69 дБ
69 дБ
69 дБ
69 дБ
69 дБ
F
O
= 4 кГц (1 / 4 мс)
98 дБ
98 дБ
98 дБ
98 дБ
97 дБ
91 дБ
F
O
= 2 кГц (1 / 2 мс)
117 дБ
117 дБ
116,5 дБ
114,5 дБ
106,5 дБ
95 дБ
F
O
= 1 кГц (1 мс)
120 дБ
120 дБ
119,5 дБ
117,5 дБ
109,5 дБ
98 дБ
F
O
= 500 Гц (2 мс)
123 дБ
123 дБ
122,5 дБ
120 дБ
112,5 дБ
101 дБ
F
O
= 250 Гц (4 мс)
126 дБ
126 дБ
125,5 дБ
123 дБ
115,5 дБ
104 дБ
Эквивалентный шумовой входной сигнал
F
O
= 16 кГц (1 / 16 мс)
15,5 мВ RMS
15,5 мВ RMS
6,17 мВ RMS
1,84 мВ RMS
470 мкВ RMS
138 мкВ RMS
F
O
= 8 кГц (1 / 8 мс)
560 мкВ RMS
560 мкВ RMS
220 мкВ RMS
65,5 мкВ RMS
16,4 мкВ RMS
4,5 мкВ RMS
F
O
= 4 кГц (1 / 4 мс)
20 мкВ RMS
20 мкВ RMS
8 мкВ RMS
2,36 мкВ RMS
661 нВ RMS
351 нВ RMS
F
O
= 2 кГц (1 / 2 мс)
2,25 мкВ RMS
2,25 мкВ RMS
952 нВ RMS
353 нВ RMS
225 нВ RMS
223 нВ RMS
F
O
= 1 кГц (1 мс)
1,59 мкВ RMS
1,59 мкВ RMS
674 нВ RMS
250 нВ RMS
159 нВ RMS
159 нВ RMS
F
O
= 500 Гц (2 мс)
1,13 мкВ RMS
1,13 мкВ RMS
477 нВ RMS
187 нВ RMS
113 нВ RMS
111 нВ RMS
F
O
= 250 Гц (4 мс)
797 нВ RMS
797 нВ RMS
338 нВ RMS
133 нВ RMS
80 нВ RMS
79 нВ RMS
Таблица Ia. Минимальная динамических характеристик (AD1555AP Only)
*
Ввод и усиления
Модин
PGA = 1 (0 дБ)
PGA = 2,5 (8 дБ)
PGA = 8,5 (19 дБ)
PGA = 34 (31 дБ)
F
O
= 1 кГц (1 мс)
116
116
115,5
114
104,5
F
O
= 500 Гц (2 мс)
119
119
118,5
117
107,5
F
O
= 250 Гц (4 мс)
122
122
121,5
120
110,5
*
Не проверено в производстве. Гарантировано дизайна.
Таблица б. Минимальная динамических характеристик (AD1555BP Only)
*
Ввод и усиления
Модин
PGA = 1 (0 дБ)
PGA = 2,5 (8 дБ)
PGA = 8,5 (19 дБ)
PGA = 34 (31 дБ)
F
O
= 1 кГц (1 мс)
116,5
116,5
116
114
104,5
F
O
= 500 Гц (2 мс)
119,5
119,5
119
117
107,5
F
O
= 250 Гц (4 мс)
122,5
122,5
121
120
110,5
*
Не проверено в производстве. Гарантировано дизайна.
Таблица II. Фильтр характеристики
Word выходную частоту F
O
Полоса пропускания
-3 ДБ Диапазон воспроизводимых частот
Остановить Band
Группа Задержка
(Частоты дискретизации в мс)
(Гц)
(Гц)
(Гц)
(Мс)
16000 Гц (1 / 16 мс)
6000
6480
8000
0,984
8000 Гц (1 / 8 мс)
3000
3267,5
4000
3
4000 Гц (1 / 4 мс)
1500
1634
2000
6
2000 Гц (1 / 2 мс)
750
816,9
1000
12
1000 Hz (1 мс)
375
408,5
500
24
500 Гц (2 мс)
187,5
204,2
250
48
250 Гц (4 мс)
93,75
101,4
125
93
REV. B
-5 -
AD1555/AD1556
СРОКИ ТЕХНИЧЕСКИЕ
Символ
Мин
Typ
Макс
Блок
Частота CLKIN
1
е
CLKIN
0,975
1,024
1,075
МГц
CLKIN нагрузка ошибке
45
55
%
MCLK Выходная частота
1
е
CLKIN
/ 4
SYNC установки времени
т
1
10
нс
SYNC Hold время
т
2
10
нс
CLKIN Восхождение на MCLK выходного упал на SYNC
т
3
20
нс
CLKIN Опустившись на MCLK выходного Восходящего
т
4
20
нс
CLKIN Опустившись на MCLK выходного падение
т
5
20
нс
MCLK входного Опустившись на MDATA падение
т
6
30
нс
MCLK входного Восхождение на MDATA и MFLG Действительный
т
7
100
нс
Г-данных установки времени после SYNC
т
8
5
нс
Г-данных Hold время
т
9
5
нс
RESET установки времени
т
10
15
нс
RESET Hold время
т
11
15
нс
CLKIN Опустившись на DRDY Восходящего
т
12
20
нс
CLKIN Восхождение на DRDY падение
2
т
13
20
нс
CLKIN Восхождение на ОШИБКА падение
т
14
50
нс
RSEL в достоверности данных
т
15
25
нс
RSEL установки для SCLK падение
т
16
10
нс
DRDY в достоверности данных
т
17
25
нс
DRDY высокого установки для SCLK падение
т
18
10
нс
R / W в достоверности данных
т
19
25
нс
R / W высокого установки для SCLK падение
т
20
10
нс
CS в достоверности данных
т
21
25
нс
CS Низкие установки для SCLK падение
т
22
10
нс
SCLK Восхождение на Даут Действительный
т
23
25
нс
Длительность импульса высокого SCLK
т
24
25
нс
Низкий SCLK Длительность импульса
т
25
25
нс
Период SCLK
т
26
70
нс
SCLK Опустившись на DRDY падение
2
т
27
20
нс
CS высокий или R / W Низкий Даут Привет-Z
т
28
20
нс
R / W Низкие установки для SCLK падение
т
29
10
нс
CS Низкие установки для SCLK падение
т
30
10
нс
Данные установки Время SCLK падение
т
31
10
нс
Время хранения данных после падения SCLK
т
32
10
нс
R / W Hold время после падения SCLK
т
33
10
нс
ПРИМЕЧАНИЯ
1
Усиления модулятора пропорционально е
CLKIN
MCLK и частоты.
2
С низким DRDYBUF только. Когда DRDYBUF высока, эти сроки также зависит от величины внешнего раскрывающемся резистор.
Технические характеристики могут изменяться без предварительного уведомления.
(+ V
= +5 V 5%;-V
= -5 V 5%; AD1555 V
L
= 5 V
5%, V AD1556
L
= 2,85 В до 5,25 В;
CLKIN = 1,024 МГц; AGND DGND = = 0 В, С
L
= 50 пФ; T
= T
MIN
Т
MAX
, Если не указано иное)
Я
Огайо
Я
ПР
К ВЫПУСКУ
PIN
1.4V
C
L
50пФ
500
1.6mA
Рисунок 2. Цепь нагрузки для цифрового интерфейса синхронизации
REV. B
AD1555/AD1556
-6 -
CLKIN
SYNC
MCLK
(F
S
)
MDATA
Г-данных
т
1
т
2
т
3
т
4
т
5
т
6
т
7
т
8
т
9
Данные действительны
Данные действительны
VALID
VALID
Рисунок 3. AD1555/AD1556 интерфейс синхронизации
RESET
CLKIN
SYNC
DRDY
ОШИБКА
т
10
т
11
т
1
т
2
т
12
т
13
т
12
т
14
Рисунок 4. AD1556 RESET, DRDY, и замены их время
REV. B
-7 -
AD1555/AD1556
R / W
DRDY
CS
RSEL
Даут
SCLK
MSB
MSB-1
+1 LSB
LSB
т
15
т
16
т
18
т
17
т
19
т
20
т
21
т
22
т
23
т
27
т
24
т
25
т
26
т
28
HI-Z
Рисунок 5. Читайте Сроки серийного
R / W
CS
SCLK
DIN
MSB
MSB-1
+1 LSB
LSB
т
29
т
30
т
31
т
32
т
26
т
24
т
25
т
33
Рисунок 6. Серийный Создать синхронизация
REV. B
AD1555/AD1556
-8 -
ВНИМАНИЕ!
ОУР (электростатический разряд), чувствительные устройства. Электростатические заряды достигать 4000 V легко
накопить на организм человека и испытательное оборудование и может выполнять без обнаружения. Хотя
AD1555/AD1556 функции собственной защиты ОУР схем, постоянное повреждение может возникнуть
на устройствах под действием высоких энергии электростатических разрядов. Таким образом, надлежащих мер предосторожности ОУР
рекомендовал, чтобы избежать снижения производительности или потерю функциональности.
ВНИМАНИЕ!
ОУР SENSITIVE УСТРОЙСТВО
Максимальная нагрузка ABSOLUTE
1
Аналоговые входы
Пальцы 7, 8, 23, 24, 25, 28. . . . . . -V
- 0,3 V до V +
+ 0,3 V
AIN (+), AIN (-) DC входного тока. . . . . . . . . . . ± 100 мА
AIN (+), AIN (-) 2 мкс входного импульса тока. . . . . . . . ± 1,5
Напряжение питания
+ V
к V
. . . . . . . . . . . . . . . . . . . . . . . . . -0,3 В до +14 V
+ V
в AGND. . . . . . . . . . . . . . . . . . . . . . . -0,3 В до +7 V
-V
в AGND. . . . . . . . . . . . . . . . . . . . . . . -7 В до 0,3 V
V
L
в DGND. . . . . . . . . . . . . . . . . . . . . . . . -0,3 В до +7 V
Напряжение Различия землей
DGND, AGND1, AGND2, AGND3. . . . . . . . . . . ± 0,3 V
Цифровые входы. . . . . . . . . . . . . . . . . . . . -0,3 В до V
L
+ 0,3 V
Внутренний Тепловыделение
2
AD1555. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1,8 W
AD1556. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1,8 W
Температура перехода. . . . . . . . . . . . . . . . . . . . . . . . . 150 ° C
Температура хранения. . . . . . . . . . . . . . . . . . -65 ° С до +150 ° C
Ведущие Рабочий диапазон температур
(Пайки 10 сек.) . . . . . . . . . . . . . . . . . . . . . . . . . 300 ° C<
/nobr>
ПРИМЕЧАНИЯ
1
Подчеркивает выше перечисленных при абсолютной Оценки Максимальная может привести к вечной
Нент к повреждению устройства. Это стресс рейтинг только; Функциональные возможности
устройство на таких или любых других указанных выше условий, указанных в оперативной
разделе данной спецификации не подразумевается. Воздействие абсолютной максимально допустимая
условиях в течение длительного периода может повлиять на устройство надежности.
2
Спецификация для устройства на открытом воздухе:
28-привести PLCC: θ
JA
= 36 ° C / W, θ
JC
= 20 ° C / W
44-привести MQFP: θ
JA
= 36 ° C / W, θ
JC
= 14 ° C / W
ЗАКАЗ путешествий
Температура
Пакет
Пакет
Модель
Радиус действия *
Описание
Вариант
AD1555AP
0 ° C до 85 ° C
Пластиковые ведущий перевозчик Chip
P-28A
AD1555APRL
0 ° C до 85 ° C
Пластиковые ведущий перевозчик Chip
P-28A
AD1555BP
-55 ° С до +85 ° C
Пластиковые ведущий перевозчик Chip
P-28A
AD1555BPRL
-55 ° С до +85 ° C
Пластиковые ведущий перевозчик Chip
P-28A
AD1556AS
-55 ° С до +85 ° C
Пластиковые Flatpack Quad
S-44A
AD1556ASRL
-55 ° С до +85 ° C
Пластиковые Flatpack Quad
S-44A
EVAL-AD1555/AD1556EB
Evaluation Board
AD1555/56-REF
Исходный проект
* Контактный завод расширенный диапазон температур.
REV. B
AD1555/AD1556
-9 -
Конфигурация ПИН
28-Lead PLCC
(P-28A)
25
24
23
22
21
20
19
5
6
7
8
9
10
11
4 3 2 1
28 27 26
PIN 1
TOP VIEW
(Не в масштабе)
12 13
14
15
16
17
18
REFIN
REFCAP2
AGND3
-V
-V
V
L
AIN (+)
AIN (-)
ИНН (+)
Северная Каролина
CB0
CB1
-V
+ V
PGAOUT
AGND1
Модин
AGND2
+ V
CB2
CB3
Cb4
MFLG
DGND
MDATA
MCLK
NC = NO CONNECT
(Не подключайте этот PIN)
AD1555
ИНН (-)
REFCAP1
44-Lead MQFP
(S-44A)
3
4
5
6
7
1
2
10
11
8
9
40 39 38
41
42
43
44
36 35 34
37
29
30
31
32
33
27
28
25
26
23
24
PIN 1
IDENTIFIER
TOP VIEW
(Не в масштабе)
12 13 14 15 16 17 18 19 20 21 22
ОШИБКА
Северная Каролина
V
L
Северная Каролина
CLKIN
SYNC
Г-данных
CSEL
Северная Каролина
Северная Каролина
AD1556
R /
W
DGND
SCLK
Даут
DRDY
CS
RSEL
Северная Каролина
PGA0
PGA1
PGA2
PGA3
PGA4
BW0
NC = NO CONNECT
BW1
BW2
H / S
V
L
PWRDN
RESET
DGND
DGND
DIN
V
L
CB0
CB1
CB2
CB3
Cb4
MFLG
RESETD
MDATA
MCLK
DGND
REV. B
AD1555/AD1556
-10 -
AD1555 PIN описания функций
Номер штырька
Мнемонический
Описание
1
AGND1
Аналоговая земля
2
PGAOUT
Программируемый выход усилителя Gain. Выход на чипе программируемый усилитель является
доступны на этом выводе. См. таблицу III для выбора настройки PGA выгоды.
3, 26
+ V
Позитивные Analog напряжения питания. +5 V номинала.
4, 20, 21
-V
Отрицательные Analog напряжения питания. -5 V номинала.
5
AIN (+)
Mux входа. Неинвертирующего сигнал на вход мультиплексирования PGA. См. таблицу III для ввода выбора.
6
AIN (-)
Mux входа. Обращая сигнал на вход мультиплексирования PGA. См. таблицу III для ввода выбора.
7
ИНН (+)
Mux входа. Неинвертирующего тестового сигнала на вход мультиплексирования PGA. См. таблицу III для ввода выбора.
8
ИНН (-)
Mux входа. Обращая тестового сигнала на вход мультиплексирования PGA. См. таблицу III для ввода выбора.
9
Северная Каролина
Pin для завода использования. Этот вывод должен быть не подключен к обычному режиму работы.
10-14
CB0-Cb4
Модулятор управления. Эти входные контакты управления мультиплексирования выбор, получить настройки PGA, и
ждущий режимы по AD1555. При использовании с AD1556, эти контакты, как правило, напрямую связаны
в CB0-Cb4 выход колья AD1556. CB0-CB2, как правило, используется для установки коэффициента усиления PGA или
причиной его вступления в PGA режиме ожидания (см. таблицу III). CB3 и Cb4 выбрать мультиплексор ввода
напряжение, приложенное к PGA как показано в таблице III.
15
MFLG
Модулятор ошибк
. Цифровой выход, который импульсных сильноточных если overrange состояние возникает в модуляторе.
16
DGND
Цифровые землей
17
MDATA
Модулятора. Битов порожденных модулятора выход в возвращении к нулю данных
формате. Данных действителен в течение примерно половина MCLK цикла. Здесь, на рисунке 3.
18
MCLK
Часы входа. Часы входного сигнала, номинально 256 кГц, обеспечивает необходимые часы для Σ-Δ
модулятора. Когда этот вход является статическим, AD1555 в ждущий режим.
19
V
L
Позитивные Цифровые напряжения питания. 5 V Номинальный.
22
AGND3
Analog Ground. Используется как основа ведения контактный REFIN.
23
REFCAP1
КСР номер фильтра. Опорного сигнала внутренне разделены и находятся в этом выводе, чтобы обеспечить
ведения - модулятор. Подключение внешнего 22 мкФ (5 V мин) танталовый конденсатор из
REFCAP1 к AGND3 для фильтрации внешнего шума ссылки.
24
REFCAP2
Номер фильтра. Опорного сигнала внутренне разделены и находятся в этом выводе.
25
REFIN
Номер входа. Этот вход принимает V 3 уровня, внутренне разделить предоставить ссылку на
Σ-Δ модулятор.
27
AGND2
Analog Ground.
28
Модин
Входе модулятора. Аналоговый вход на модулятор. Как правило, этот вход непосредственно связан с
PGAOUT продукции.
AD1556 PIN описания функций
Номер штырька
Мнемонический
Описание
1, 21, 27, 28,
Северная Каролина
Нет соединения
33
2-6
PGA0-PGA4 PGA и контроля входа MUX. Наборы логики уровень CB0-Cb4 булавки выход, соответственно, и
состояние соответствующего бита в регистре конфигурации на RESET или когда в аппаратных режиме.
См. таблицу III.
7-9
BW0-BW2
Выходной контроль входов рейтингом. Наборы цифровых ставка прореживание фильтр и состояния соответ-
ING бит конфигурации зарегистрироваться на RESET или когда в аппаратных режиме. Обратитесь к фильтру
Технические характеристики и Таблица VI.
10
H / S
Аппаратное и программное обеспечение режима Выбор. Определяет работы устройства находится под контролем. В аппаратной
режиме, H / S является высоким, состояние аппаратных булавки установить режим работы. При H / S является низкой, то пишите
последовательность Регистр конфигурации или предыдущей записи последовательности множеств работы устройства.
11, 22, 44
V
L
Позитивные Цифровые напряжения питания. 3,3 В или 5 В, номинальной.
12, 23, 24, 34
DGND
Цифровые землей
13
SCLK
Серийный часов данных. Синхронизация передачи данных или записи данных на ввод PIN-DIN или читать
данные о контактный выход Даут.
REV. B
AD1555/AD1556
-11 -
AD1556 PIN описания функций (продолжение)
Номер штырька
Мнемонический
Описание
14
Даут
Серийный выходных данных. Даут используется для доступа к результатам преобразования или содержимое положению
Регистрация, в зависимости от логического состояния в контактный RSEL. В начале операции чтения,
первого бита данных производства (MSB первого). Данные изменения на повышение края SCLK и действует на
SCLK заднему фронту.
15
DRDY
Данные Готов. Логика высокая производительность означает, что данные готовы для доступа из выходных данных
Регистр. DRDY низкий, когда-то читал завершения операции. При выборе выходной вывод DRDY
имеет тип буфера, что позволяет проводной или соединение нескольких AD1556s.
16
CS
Выберите Chip. Если установлен низкий последовательный интерфейс передачи данных контактов DIN, Даут, R / W, а SCLK активны;
Логика высокой отключает эти штыри и устанавливает Даут булавку Привет-Z.
17
R / W
Чтения / записи. Операции чтения инициативе, если R / W является высоким и CS является низким. Низкий наборы Даут булавку
Привет-Z и позволяет писать операции к устройству через контактный DIN.
18
RSEL
Регистрация Выбор. Если установить высокие, Преобразование данных регистра содержимого выводятся на чтение опера-
Тион. Низкий выбирает Статус Регистра.
19
DIN
Последовательный ввод данных. Используется при операции записи. Нагрузки Регистр конфигурации с помощью входного
Регистрация Shift. Данные загружаются MSB первого и должен быть действителен по заднему фронту SCLK.
20
ОШИБКА
Ошибка флага. Логика низкая производительность указывает на ошибку произошло в модуляторе или цифровой
фильтр. Когда ошибка выходит низкой битовой ошибки в статус регистре установлен высоко. ОШИБКА выходной
штырь открытый тип буфера стока с внутренней 100 кОм типичных натяжение, что позволяет проводных ИЛИ
соединение нескольких AD1556s.
25
RESET
Chip Сброс. Логика высоким входным сбрасывает ошибку в статус регистре, и задает конфигурацию
Зарегистрироваться на состояние соответствующих контактов оборудования. О власти, на этот сброс государство вступило.
26
PWRDN
Power-Down аппаратного контроля. Логика высоких степеней вводимых фильтра. Свертки циклов
в цифровой фильтр, и сигнал MCLK остановлены. Все регистры сохранить свои данные и серийный
интерфейс передачи данных остается активным. Ждущий режим вводится на первой заднему фронту CLKIN
после PWRDN взят высокий. При выходе из ждущий режим, SYNC должен быть применен к
резюме свертки фильтра.
29
CSEL
Фильтр выбора входного сигнала. Выбор источника для ввода данных в цифровой фильтр. Логика высокой выбирает Г-данных
вход, низкий выбирает MDATA как входной фильтр.
30
Г-данных
Тестовых данных. Материалы для цифровой фильтр для тестирования пользовательских данных.
31
SYNC
Вход синхронизации. Вход SYNC очищает фильтр AD1556 для синхронизации начала
фильтра, сверток. SYNC событие может быть возбуждено на первом CLKIN рост края после
SYNC контактный идет высокими. Вход SYNC можно применять синхронно AD1556 Децима-
Тион ставку без сброса свертки циклов.
32
CLKIN
Часы входа. Часы входного сигнала, номинально 1,024 МГц, обеспечивает необходимые часы для
AD1556. Это тактовая частота делится на 4 для получения MCLK сигнал AD1555.
35
MCLK
Модулятор часы. Обеспечивает модулятор тактовая частота дискретизации. Модулятор всегда образцов
на одну четвертую частоту CLKIN.
36
MDATA
Модулятор данных. Этот вход получает плотности потока битов, из них от AD1555 для ввода в
цифрового фильтра.
37
RESETD
Дециматор Сброс. Логика высокой сбрасывает дециматор от цифрового фильтра.
38
MFLG
Модулятор ошибка. Вход MFLG используется для определения, если overrange условия имели место в
модулятора. Его логика уровне ощущается на повышение края CLKIN. При условии overrange
обнаружил, ERROR низкий, и обновляет регистр состояния.
43-39
CB0-Cb4
Модулятор управления. Эти контрольные контакты выходного представляют часть данных загружается в AD1556
Регистр конфигурации. CB0-CB2, как правило, используется для установки коэффициента усиления PGA или вызвать его для входа в
PGA режиме ожидания (см. таблицу III). CB3 и Cb4 выберите мультиплексирование входных напряжений применительно к
PGA как показано в таблице III.
REV. B
AD1555/AD1556
-12 -
ТЕРМИНОЛОГИЯ
Динамический диапазон
Динамический диапазон является отношение среднеквадратичного значения полной шкалы
общий шум RMS измеряется с помощью входов замкнут вместе
в полосе от 3 Гц до частоты Найквиста F
O
/ 2.
значение динамического диапазона выражается в децибелах.
Отношение сигнал / шум (SNR)
SNR является отношение среднеквадратичного значения полного сигнала к
общий шум RMS в полосе от 3 Гц до частоты Найквиста-
частоты F
O
/ 2. Соотношение сигнал / шум выражается в децибелах.
Коэффициент нелинейных искажений (THD)
THD это отношение среднеквадратичного сумма всех гармонических составляющих
до частоты Найквиста F
O
/ 2 среднеквадратичное значение полномасштабного
входного сигнала. Значение THD выражается в децибелах.
Интермодуляционные искажения (IMD)
IMD это отношение среднеквадратичного сумму 2 синусоиды сигналов
30 Гц и 50 Гц, каждый из которых 6 дБ по сравнению с полной шкалы
среднеквадратичная сумма всех компонентов в рамках интермодуляционных
пропускной способностью от 1 Гц до частоты Найквиста F
O
/ 2. Значение
для IMD выражается в децибелах.
OFFSET
Это смещение является разница между идеальным midscale входного напряжения
возраста (0 В), и фактической напряжение, midscale выходной
код (код 000000H) на выходе AD1556. Компенсированы
спецификация относится к продукции. Это смещение умышленно
установлена на уровне номинальной стоимости -60 мВ (см. сигма-дельта модулятор
раздел). Значение для офсетной выражается в мВ.
OFFSET ОШИБКА DRIFT
Изменение смещения по температуре. Это выражается в мВ.
GAIN ОШИБКА
Получить ошибка отношение разницы между фактическим
усиления и получить идеальное к идеалу усиления. Фактическое усиление
коэффициент выхода разница, полученные с полной аналоговой шкалы
вход (± 2,25 V) к полномасштабной промежуток времени (4,5 V) после коррекции
воздействия внешних компонентов. Это выражается в%.
GAIN ОШИБКА стабильность ТЕМПЕРАТУРЫ
Изменение коэффициента усиления ошибки по температуре. Это выражается
в%.
REV. B
AD1555/AD1556
-13 -
Типичные эксплуатационных свойств-
0
Периодичность - Гц
0
50
100
150
200
250
300
350
400
450
500
-120
-200
Амплитудно - дВ
-20
-100
-140
-180
-60
-80
-160
-40
е
В
= 24.4Hz
SNR = 116.7dB
THD =-120dB
TPC 1. БПФ (2048 баллов) полномасштабной Модин входного
0
-120
Амплитудно - дВ
-20
-100
-140
-180
-60
-80
-160
-40
Периодичность - Гц
50
100
150
200
250
300
350
400
450
500 -200
0
е
В
= 24.4Hz
SNR = 105.8dB
THD =-114.9dB
TPC 2. БПФ (2048 баллов) полномасштабной AIN вход, Усиление 34
0
Периодичность - Гц
-120
-200
0
500
Амплитудно - дВ
1000
-20
-100
-140
-180
-60
-80
-160
-40
3500
4000
1500
2000
2500
3000
е
В
= 24.4Hz
SNR = 68.2dB
THD =-120dB
TPC 3. БПФ (16384 баллов) полномасштабной AIN вход, Усиление 1
130
ТЕМПЕРАТУРА - C
100
80
-55
-35
Динамический диапазон - дБ
-15
110
90
120
85
105
5
25
45
65
125
G = 1
G = 2,5
G = 8,5
G = 34
G = 128
TPC 4. Динамический диапазон в зависимости от температуры
Динамический диапазон - дБ
0
-122
КОЛИЧЕСТВО ЕДИНИЦ
-117
10
5
15
20
25
30
35
-121
-119
-118
-116
TPC 5. Динамический диапазон распределения (272 единиц)
ТЕМПЕРАТУРА - C
90
-55
CMRR - дБ
110
100
120
130
140
150
-35
5
45
125
-15
25
65
85
105
G = 34
G = 2,5
G = 8,5
G = 1
G = 128
TPC 6. Синфазной в зависимости от температуры
REV. B
AD1555/AD1556
-14 -
CMRR - дБ
0
-128
КОЛИЧЕСТВО ЕДИНИЦ
-98
4
2
10
12
14
16
20
-120
-113
-105
-90
6
8
18
TPC 7. Синфазной Распределение (272 единиц)
Периодичность - Гц
90
0
CMRR - дБ
100
95
105
110
115
120
100
200
300
1000
500
800
900
400
600
700
G = 8,5
G = 34
G = 2,5
G = 1
G = 128
8 TPC. Синфазной от частоты
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
125
25
50
75
100
-0,15
-0,10
-0,05
0,15
0,20
TPC 9. AD1556 Пасс Band Ripple, F
O
= 250 Гц (4 мс)
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
250
50
100
150
200
-0,15
-0,10
-0,05
0,15
0,20
TPC 10. AD1556 Пасс Band Ripple, F
O
= 500 Гц (2 мс)
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
500
100
200
300
400
-0,15
-0,10
-0,05
0,15
0,20
TPC 11. AD1556 Пасс Band Ripple, F
O
= 1 кГц (1 мс)
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
1000
200
400
600
800
-0,15
-0,10
-0,05
0,15
0,20
TPC 12. AD1556 Пасс Band Ripple, F
O
= 2 кГц (1 / 2 мс)
REV. B
AD1555/AD1556
-15 -
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
500
1000
1500
2000
-0,15
-0,10
-0,05
0,15
0,20
TPC 13. AD1556 Пасс Band Ripple, F
O
= 4 кГц (1 / 4 мс)
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
1000
2000
3000
4000
-0,15
-0,10
-0,05
0,15
0,20
TPC 14. AD1556 Пасс Band Ripple, F
O
= 8 кГц (1 / 8 мс)
Периодичность - Гц
-0,20
0
Амплитудно - дБ
0,00
0,05
0,10
2000
4000
6000
8000
-0,15
-0,10
-0,05
0,15
0,20
TPC 15. AD1556 Пасс Band Ripple, F
O
= 16 кГц (1 / 16 мс)
REV. B
AD1555/AD1556
-16 -
Описание схемы
Чипсет AD1555/AD1556 полный сигма-дельта 24-битный
A / D конвертер с высоким динамическим диапазоном, предназначенных для
измерения низкочастотных сигналов до нескольких кГц, такие как
числе в сейсмических приложений.
AD1555 содержит аналоговый мультиплексор, полностью дифференциальных
программируемый усилитель и четвертого порядка сигма-дельта
модулятора. Аналоговый мультиплексор позволяет выбрать один полностью
дифференциальный вход с двух различных внешних источников, внутренние
ссылка земли или внутренних полномасштабной опорного напряжения.
дифференциальных полностью программируемый усилитель (PGA) имеет пять получить
Настройки 1, 2,5, 8,5, 34 и 128, которые позволяют обрабатывать часть
Всего 5 различных диапазонах входного сигнала: 1,6 V RMS, 636 мВ RMS,
187 мВ RMS, 47 мВ RMS, и 12,4 мВ RMS, которые программируются
с помощью цифровых входных контактов (CB0 к Cb4). Модулятор, который работает
номинально с частотой дискретизации 256 кГц в, результаты чуть-
поток которых те плотности пропорционален его входного напряжения.
Этот поток битов может быть отфильтрованы, используя AD1556, который
цифровая конечной импульсной низкочастотный фильтр (РПИ). AD1556 мероприятий
данные в-разрядное слово 24 через последовательный интерфейс. Отсечки
Частота и скорость вывода этого фильтра можно запрограммировать с помощью
на чипе зарегистрироваться либо с помощью цифровых аппаратных контактов ввода.
Динамические характеристики и эквивалентного входного шума меняться
с усилением и скорость вывода, как показано в таблице I. использования
различных усиления PGA настроек позволяет повышения общей системы
динамический диапазон до 146 дБ (прирост 34 или 128 и F
O
= 250 Гц).
AD1555 работает с двойной поставки аналоговых (± 5 V),
в то время как цифровой части AD1555 работает от +5 V
питания. AD1556 работает от одной 3,3 В или 5 V
питания. Каждое устройство экспонатов низкой рассеиваемой мощности и может
быть настроены на режим ожидания.
Рисунок 7 иллюстрирует типичную схему работы.
Мультиплексором и программируемым коэффициентом усиления
Усилителя (PGA)
Аналоговые входы
AD1555 имеет два комплекта входов полностью дифференциальных и AIN
TIN. Режиме отказа возможность распространенными из них входы
в целом превосходит производительность обычных программ
Мейбл усилители выгоды. Очень высоким входным сопротивлением, как правило,
выше, чем 140 МОм, обеспечивает прямое подключение датчика с
AD1555 входов, даже через последовательный сопротивлений. Рисунок 7
Пример такой конфигурации. Пассивный фильтр между
датчика и AD1555 показана здесь в качестве примера. Другой
Фильтр структуры могут быть использованы, в зависимости от конкретных требо-
ments приложения. Кроме того, шума Джонсона (√
4 А TRB) от
последовательное сопротивление должно быть принято во внимание. Для
Например, 1 кОм последовательного сопротивления снижает примерно на 1,3 дБ
динамических характеристик системы с помощью усиления установка
128 F на выходную частоту слова
O
= 500 Гц. Для приложений
где Входы должны быть защищены от тяжелой
AIN (+)
AIN (-)
ИНН (-)
AD1555
ADG609
DB Д.
AD780
O / P
GND
V
OUT
ТЕА
P
+ V
В
+5 V
100nF
15
14
15
8
9
AC SINE
TEST
ИСТОЧНИК
100nF
3
PGAOUT Модин REFIN REFCAP1 AGND3
2
3
Clock Source
1.024MHz
CS
R / W
Г-данных
SCLK
RSEL
DIN
Даут
DRDY
ОШИБКА
17
16
18
13
30
19
15
14
20
Последовательной передачи данных
INTERFACE
ADSP-21xxx ИЛИ P
AD1556
HARDWARE
CONTROL
100nF
10 F
+5 V
-5V
100nF
100nF
10 F
T
1
T
2
C
1
C
2
ИНН (+)
R1
R2
R3
R4
C3
SENSOR:
Геофон,
Гидрофон ...
CB0 ... Cb4
MFLG
MDATA
MCLK
V
L
DGND
7
5
15
17
18
2
28
25
23
22
22 F
6
4
8
100nF
25
31
10
К ДРУГИМ AD1556s
V
DIG
100nF
11, 22, 44
12, 23, 24, 34
19
16
-V
+ V
AGND2
AGND1
3, 26
4, 20, 21
1
27
MCLK
MDATA
MFLG
CB0 ... Cb4
8
К ДРУГИМ AD1555s
5
6
НЕИСПОЛЬЗУЕМЫЕ AD1555 PINS должны быть оставлены
Не связанные;
НЕИСПОЛЬЗУЕМЫЕ AD1556 PINS вход должен быть
Связаны с DGND ИЛИ V
L
.
10 F
+5 V
+5 V
-5V
15
32
SYNC
RESET
H / S
V
L
DGND
DC TEST
ИСТОЧНИК
37
RESETD
Рисунок 7. Типичные управляющей схемой
REV. B
AD1555/AD1556
-17 -
внешних напряжений, таких как молния, входы AIN которые конкретно-
Калли, призванные облегчить конструкцию. Внешних всплеска напряжения
как правило, закрепленной устройствами T1 и T2 около 100
вольт (например, устройства T1 и T2 можно газового разряда
трубы), а затем генерирует импульсный ток в серийном
сопротивлений (R1, R3 и R2, R4). AD1555 AIN материалов,
с помощью эффективных внутренних зажима диодов аналоговых поставки
Рельсы, может справиться с этой огромной импульсного входного тока (1,5 А при
2 а) не испытывают никаких разрушительных убытков или
защелка, стоит ли или не AD1555 включен. Среднего
время, достаточно времени должно быть оставлено между многочисленными шипами
чтобы избежать чрезмерного рассеиваемой мощности.
Программирова
ние AD1555
Различных событий аппаратных AD1555 как мультиплексор
входы выбора, программируемые настройки усиления, и отключения питания
режимы выбираются помощью булавки автобус контроля CB0 к Cb4
согласно таблице III. Эта таблица является действительным, только если MCLK
это переключение, в противном случае AD1555 выключен. Когда
используется в комбинации с AD1556, этот элемент может автобуса
либо быть загружен метизы (H / S контактный высокой), или через последовательный
интерфейс AD1556 (H / S контактный низкий).
Мультиплексора, в котором экспонаты брейк-до-сделать переключение
действий, допускает различные комбинации.
AIN (+)
AIN (-)
ИНН (+)
ИНН (-)
S1 (+)
S1 (-)
S2 (+)
S2 (-)
S3 (+)
S3 (-)
S4 (+)
S4 (-)
REFIN
REFCAP2
AGND3
22.5k
7.5k
500
500
AD1555
100
100
50
50
Рисунок 8. Упрощенный AD1555 входного мультиплексора
Когда земля выбора входа, S3 (+) и S3 (-) закрыты,
все остальные коммутаторы отворилась, и на входы про-
grammable усиления усилителя замкнуты путем точного
1 кОм внутреннего сопротивления. Эта комбинация позволяет вести точную калибровки
Тион зачета AD1555 для каждого получить настройки. Кроме того,
шум системы калибровки можно сделать с помощью внутренних 1 кОм
резистор, как шум ссылки.
Таблица III. PGA Ввод и регулировка усиле
ния
Cb4
CB3
CB2
CB1
CB0
Описание
0
0
0
0
0
Вход с землей PGA Усиление 1
0
0
0
0
1
Вход с землей PGA Усиление 2,5
0
0
0
1
0
Вход с землей PGA Усиление 8,5
0
0
0
1
1
Вход с землей PGA Усиление 34
0
0
1
0
0
Вход с землей PGA Усиление 128
0
1
0
0
0
Входы испытаний TIN (+) и олова (-) с PGA Усиление 1
0
1
0
0
1
Входы испытаний TIN (+) и олова (-) с PGA Усиление 2,5
0
1
0
1
0
Входы испытаний TIN (+) и олова (-) с PGA Усиление 8,5
0
1
0
1
1
Входы испытаний TIN (+) и олова (-) с PGA Усиление 34
0
1
1
0
0
Входы испытаний TIN (+) и олова (-) с PGA Усиление 128
1
0
0
0
0
Сигнальные входы AIN (+) и AIN (-) с PGA Усиление 1
1
0
0
0
1
Сигнальные входы AIN (+) и AIN (-) с PGA Усиление 2,5
1
0
0
1
0
Сигнальные входы AIN (+) и AIN (-) с PGA Усиление 8,5
1
0
0
1
1
Сигнальные входы AIN (+) и AIN (-) с PGA Усиление 34
1
0
1
0
0
Сигнальные входы AIN (+) и AIN (-) с PGA Усиление 128
1
1
0
0
0
V
REF
Вход с PGA Усиление 1
1
1
0
0
1
Датчик Тест 1: Сигнальные входы AIN (+) и AIN (-) с
AIN (+) и AIN (-) входы связаны, соответственно, ИНН (+)
и ИНН (-) входов и усиления PGA 1.
1
1
0
1
0
Датчик Тест 2: Сигнальные входы TIN (+) и олова (-) с
AIN (-) вход связан с TIN (-) вход и усиления PGA 1.
X
X
1
0
1
PGA Powered Down
X
X
1
1
X
Chip Powered Down
REV. B
AD1555/AD1556
-18 -
При V
REF
выбора входа, S4 (+) и S4 (-) закрыты, все
другие коммутаторы будут открыты, и опорного напряжения (2,25 V)
равна половине полномасштабной диапазон пробы. В этой комбинации
Тион, получить настройки вынуждена быть прирост 1.
Если входной сигнал выбран, S1 (+) и S1 (-) закрыты, все
другие коммутаторы будут открыты, и входной сигнал дифференциальных
между AIN (+) и AIN (-) является пробы. Это основной путь
сигнала приобретения.
Когда тест выбора входа, S2 (+) и S2 (-) закрыты, все
другие коммутаторы будут открыты, и входной сигнал дифференциальных
между TIN (+) и олова (-) является пробы. Это сочетание
позволяет приобретения тестового сигнала или второй канал
такой же уровень производительности, как с AIN ресурсов. Применяя
известные напряжения к этим входам, можно также для калибровки
получить прибыль для каждого параметра.
Когда датчик испытаний 1 выборе S1 (+), S1 (-), S2 (+), и
S2 (-) закрыты, все остальные коммутаторы отворилась, и получить
установление вынуждена быть прирост 1. В этой конфигурации,
источник между TIN (+) и олова (-) может быть применена к
датчик для определения ее сопротивление или иным признакам.
полного внутреннего последовательного сопротивления между каждой входной и AIN
PGA входов, номинально 66 Ω, слабо влияет на эти измерения.
Полного внутреннего последовательного сопротивления между каждой входной ИНН и
PGA входов номинально 116 Ω.
Когда датчик испытаний 2 выбран, S1 (+), S2 (+) и S2 (-)
закрыты, все остальные коммутаторы открыл. Эта конфигурация
может быть использована для проверки датчиков изоляции.
Power-Down Режимы AD1555
AD1555 имеет два выключения режима. Мультиплексора и
программируемый усилитель может быть выключен по
CB2-CB0 значение "101". Вся фишка работает вниз
либо CB2-CB1 установлен на "11" или по поддержанию часов вход MCLK
на определенном уровне высокой или низкой. Менее выключения тока с
MCLK низком уровне. Мере рассеиваемой мощности достигается при
внешние ссылки закрыты ликвидации тока через
30 кОм при номинальной нагрузке REFIN. Когда у власти вниз,
Мультиплексор переключается на "землю ввода".
КСР
MDATA
LOOP ФИЛЬТР
F
S
R
В
20k
Компаратор
INTEGRATOR
Модин
Рисунок 9. Сигма-дельта модулятора блок-схема
Сигма-дельта модулятора
AD1555 сигма-дельта модулятор достигает высокого уровня
производительности, особенно в динамический диапазон и искажения, через
применения конденсатора обратной связи DAC-включен в противном случае
непрерывным временем дизайн. Новая схема устраняет тонкие
distortion normally encountered when these disparate types are
connected together. As a result, the AD1555 enjoys many of the
benefits of both design techniques.
Because of the switched-capacitor feedback, this modulator is
much less sensitive to timing jitter than is the usual continuous-
time design that relies on the duty cycle of the clock to control a
switched-current feedback DAC.
Unlike its fully switched-capacitor counterparts, the modulator
input circuitry is nonsampling, consisting simply of an internal,
low temperature coefficient resistor connected to the summing
node of the input integrator. Among the advantages of this
continuous-time architecture is a relaxation of requirements for
the antialias filter; in fact, the output of the programmable gain
amplifier, PGAOUT, may be tied directly to the input of the
modulator MODIN without any external filter. Another advan-
tage is that the gain may be adjusted to accommodate a higher
input range by adding an external series resistor at MODIN.
The modulator of the AD1555 is fourth order, which very effi-
ciently shapes the quantization noise so that it is pushed toward
the higher frequencies (above 1 kHz) as shown in TPC 3. Это
high frequency noise is attenuated by the AD1556 digital filter.
However, when the output word rate (OWR) of the AD1556 is
higher than 4 kHz (–3 dB frequency is higher than 1634 Hz),
the efficiency of this filtering is limited and slightly reduces the
dynamic range, as shown in the Table I. Hence, when possible,
an OWR of 2 kHz or lower is generally preferred.
Sigma-delta modulators have the potential to generate idle tones
that occur for dc inputs close to ground. To prevent this unde-
sirable effect, the AD1555 modulator offset is set to about –60 mV.
In this manner, any existing idle tones are moved out of the
band of interest and filtered out by the digital filter.
Also, sigma-delta modulators may oscillate when the analog
input is overranged. To avoid any instability, the modulator of
the AD1555 includes circuitry to detect a string of 16 identical
bits (“0” or “1”). Upon this event, the modulator is reset by
discharging the integrator and loop filter capacitors and MFLG
is forced high. After 1.5 MCLK cycles, MFLG returns low.
REV. B
AD1555/AD1556
–19–
DIGITAL FILTERING
The AD1556 is a digital finite impulse response (FIR) linear
phase low pass filter and serves as the decimation filter for the
AD1555. It takes the output bitstream of the AD1555, filters
and decimates it by a user-selectable choice of seven different
filters associated with seven decimation ratios, in power of 2
from 1/16 to 1/1024. With a nominal bit rate of 256 kbits/s at
the AD1556 input, the output word rate (the inverse of the
sampling rate) ranges from 16 kHz (1/16 ms) to 250 Hz (4 ms) in
powers of 2. The AD1556 filter achieves a maximum pass band
flatness of ±0.05 dB for each decimation ratio and an out-of-
band attenuation of –135 dB maximum for each decimation
ratio except 1/16 (OWR = 16 kHz) at which the out-of-band
attenuation is –86 dB maximum. Table II gives for each filter
the pass band frequency, the –3 dB frequency, the stop-band
frequency, and the group delay. The pass band frequency is 37.5%
of the output word rate, and the –3 dB frequency is approximately
41% of the output word rate. The noise generated by the AD1556,
even that due to the word truncation, has a negligible impact on
the dynamic range performance of the AD1555/AD1556 chipset.
Although dedicated to the AD1555, the AD1556 can also be
used as a very efficient and low power, low pass, digital filter of
a bitstream generated by other - modulators.
Архитектура
The functional block diagram of the filter portion of the AD1556 is
given in Figure 10. The basic architecture is a two-stage filter.
The second stage has a decimation ratio of 4 for all filters except
at the output word rate of 250 Hz, where the decimation ratio is
8. Each filter is a linear phase equiripple FIR implemented by
summing symmetrical pairs of data samples and then convolut-
ing by multiplication and accumulation.
The input bitstream at 256 kHz enters the first filter and is
multiplied by the 26-bit wide coefficients tallied in Table IV.
Due to the symmetry of the filter, only half of the coefficients
are stored in the internal ROM and each is used twice per con-
volution. Because the multiplication uses a 1-bit input data, the
convolution for the first stage is implemented with a single accu-
mulator 29-bits wide to avoid any truncation in the accumulation
процесса. The output of the first-stage filter is decimated with the
ratios given in Table IV and then are stored in an internal RAM
which truncates the accumulator result to 24 bits.
The second-stage filter architecture is similar to the first stage.
The main difference is the use of a true multiplier. The multiplier,
the accumulator, and the output register, which are respectively
32-bits, 35-bits and 24-bits wide, introduce some truncation
that does not affect the overall dynamic performance of the
AD1555/AD1556 chipset.
Filter Coefficients
As indicated before, each stage for each filter uses a different
set of coefficients. These coefficients are provided with the
EVAL-AD1555/AD1556EB, the evaluation board for the
AD1555 and the AD1556.
Table IV. Filter Definition
Output Word Rate F
O
(Гц)
Decimation Ratio
Number of Coefficients
(Sampling Rate [ms])
First Stage
Second Stage
First Stage
Second Stage
16000 [1/16 ms]
4
4
32
118
8000 [1/8 ms]
8
4
64
184
4000 [1/4 ms]
16
4
128
184
2000 [1/2 ms]
32
4
256
184
1000 [1 ms]
64
4
512
184
500 [2 ms]
128
4
1024
184
250 [4 ms]
128
8
1024
364
FIRST-STAGE FILTER
INPUT DATA STORAGE
MODULATOR BITSTREAM
1-BIT WIDE AT 256kbits/s
FIRST-STAGE
FILTER 29-BIT
ACCUMULATOR
MULTIPLIER
35-BIT
ACCUMULATOR
RAM 1024
BY 1 BIT
FIRST-STAGE
FILTER
COEFFICIENTS
ROM 1008 BY 26 BITS
RAM 364 BY 24 BITS
ROM 333 BY 26 BITS
SECOND-STAGE
FILTER INPUT
DATA STORAGE
SECOND-STAGE
FILTER INPUT
COEFFICIENTS
SECOND-STAGE FILTER
1
24
24
32
26
26
24
Рисунок 10. AD1556 Filter Functional Block Diagram
REV. B
AD1555/AD1556
–20–
RESET Operation
The RESET pin initializes the AD1556 in a known state.
RESET is active on the next CLKIN rising edge after the
RESET input is brought high as shown in Figure 4. The reset
value of each bit of the configuration and the status registers are
indicated in Table V and Table VIII. The filter memories are
not cleared by the reset. Filter convolutions begin on the next
CLKIN rising edge after the RESET input is returned low.
RESET operation is done on power-up, independent of the
RESET pin state.
In multiple ADCs applications where absolute synchroniza-
tion—even below the noise floor—is required, RESETD, which
resets the decimator, can be tied to RESET to ensure this
синхронизации.
Power-Down Operation
The PWRDN pin puts the AD1556 in a power-down state.
PWRDN is active on the next CLKIN rising edge after the
PWRDN input is brought high. While in this state, MCLK is
held at a fixed level and the AD1555 is therefore powered
down too. The serial interface remains active allowing read and
write operations of the AD1556. The configuration and status
registers maintain their content during the power-down state.
SYNC Operation
SYNC is used to create a relationship between the analog input
signal and the output samples of the AD1556. The SYNC event
does two things:
•
It synchronizes the AD1555 clock, MCLK, to the AD1556
clock, CLKIN, as shown in Figure 3.
•
It clears the filter and then initiates the filter convolution.
Exactly one sampling rate delay later, the DRDY pin goes
high. A SYNC event occurs on the next CLKIN rising edge
after the SYNC input is brought high as shown in Figure 3.
The DRDY output goes high on the next falling edge of
CLKIN. SYNC may be applied once or kept high, or applied
synchronously at the output word rate, all with the same effect.
Configuring and Interfacing the AD1556
The AD1556 configuration can be loaded either by hardware
(H/ S pin high) or via the serial interface of the AD1556 (H/ S
pin low). To operate with the AD1556, the CLKIN clock must be
kept running at the nominal frequency of 1.024 MHz. Table V
gives the author of each bit of the configuration register and
Table VI defines the selection of the filter bandwidth. Когда
software mode is selected (H/ S pin low), the configuration register
is loaded using the pins DIN, SCLK, CS, and R/ W . In this mode,
when RESET is active, the configuration register mimics the selec-
tion of the hardware pins. The AD1556 and the AD1555 can be
put in power-down by software.
The DRDYBUF bit controls the operating mode of the DRDY
output pin. When the DRDYBUF bit is low, the DRDY is a con-
ventional CMOS push-pull output buffer as shown in Figure 11.
When the DRDYBUF bit is high, the DRDY output pin is an
open drain PMOS pull-up as shown in Figure 11. Many DRDY
pins may be connected with an external pull-down resistor in a
wired OR to minimize the interconnection between the AD1556s
and the microprocessor in multichannel applications. The DRDY
pin is protected against bit contention.
By connecting DRDY to RSEL directly, and applying 48 SCLK
cycles, both data and status can be read sequentially, data
register first.
Table VI. Filter Bandwidth Selection
BW2
BW1
BW0
Output Rate (ms)
0
0
0
4
0
0
1
2
0
1
0
1
0
1
1
1 / 2
1
0
0
1 / 4
1
0
1
1 / 8
1
1
0
1 / 16
1
1
1
Зарезервированный
Table V. Configuration Register Data Bits
Бит
Номер
Имя
Описание
RESET State
DB15 (MSB)
X
X
DB14
X
X
DB13
X
X
DB12
X
X
DB11
PWRDN
Power-Down Mode
PWRDN
DB10
CSEL
Select TDATA Input
CSEL
DB9
X
X
DB8
BW2
Filter Bandwidth Selection
BW2
DB7
BW1
Filter Bandwidth Selection
BW1
DB6
BW0
Filter Bandwidth Selection
BW0
DB5
DRDYBUF
DRDY Output Mode
0 (Push-Pull)
DB4
CB4
PGA Input Select
PGA4
DB3
CB3
PGA Input Select
PGA3
DB2
CB2
PGA Gain Select
PGA2
DB1
CB1
PGA Gain Select
PGA1
DB0 (LSB)
CB0
PGA Gain Select
PGA0
REV. B
AD1555/AD1556
–21–
AD1556
V
L
DGND
DRDY
DRDYBUF = 0
DRDYBUF = 1
TO THE
MICROPROCESSOR
AD1556
V
L
DRDY
TO THE
MICROPROCESSOR
TO OTHER
AD1556s
AD1556
V
L
DRDY
DGND
Рисунок 11. DRDY Output Pin Configuration
Analog Input and Digital Output Data Format
When operating with a nominal MCLK frequency of 256 kHz,
the AD1555 is designed to output a ones-density bitstream from
0.166 to 0.834 on its MDATA output pin corresponding to an
input voltage from –2.25 V to +2.25 V on the MODIN pin.
The AD1556 computes a 24-bit two's complement output whose
codes range from decimal –6,291,456 to +6,291,455 as shown
in Table VII.
Таблица VII. Выходной кодирования
Аналоговый вход
Output Code
MODIN
Hexa
Десятичный
+2.526 V*
5FFFFF
+6291455
+2.25 V
558105
+5603589
+2 V
4C00E8
+4980968
0 V
000000
0
–2 V
B3FF17
–4980969
–2.25 V
AA7EFA
–5603590
–2.526 V*
A00000
–6291456
*Input out of range.
STATUS Register
The AD1556 status register contains 24 bits that capture poten-
tial error conditions and readback the configuration settings.
The status register mapping is defined in Table VIII.
The ERROR bit is the logical OR of the other error bits, OVWR,
MFLG, and ACC. ERROR and the other error bits are reset
low after completing a status register read operation or upon
RESET. The ERROR bit is the inverse of the ERROR output pin.
The OVWR bit indicates if an unread conversion result is over-
written in the output data register. If a data read was started but
not completed when new data is loaded into the output data
register, the OVWR bit is set high.
The MFLG status bit is set to the state of the MFLG input pin
on the rising edge of CLKIN. MFLG will remain set high as long
as the MFLG bit is set. The MFLG status bit will not change
during power-down or RESET.
The ACC bit is set high and the data output is clipped to either
+FS (0111 . . . ) or –FS (1000 . . . ) if an underflow or overflow
has occurred in the digital filter.
The FLSTL bit indicates the digital filter has settled and the
conversion results are an accurate representation of the analog
вход. FLSTL is set low on RESET, at power-up, and upon
exiting the power-down state. FLSTL also goes low when SYNC
sets the start of the filter's convolution cycle, when changes are
made to the device setting with the hardware pins CB0–CB4,
BW0–BW2, or CSEL, and when the MFLG status bit is set
high. When FLSTL is low the OVWR, MFLG, ACC, and DRNG
status bits will not change.
The DRNG bit is used to indicate if the analog input to the
AD1555 is outside its specified operating range. The DRNG bit
is set high whenever the AD1556 digital filter computes four
consecutive output samples that are greater than decimal
+6,291455 or all less than –6,291456.
Макет
The AD1555 has very good immunity to noise on the power
supplies. However, care should still be taken with regard to
grounding layout.
The printed circuit board that houses the AD1555 and the
AD1556 should be designed so the analog and digital sections
are separated and confined to certain areas of the board. Это
facilitates the use of ground planes that can be easily separated.
Digital and analog ground planes should be joined in only one
place, preferably underneath the AD1555, or at least as close as
possible to the AD1555. If the AD1555 is in a system where
multiple devices require analog-to-digital ground connections,
the connection should still be made at one point only, a star
ground point, which should be established as close as possible to
the AD1555.
It is recommended to avoid running digital lines under the
device since these will couple noise onto the die. The analog
ground plane should be allowed to run under the AD1555 to
avoid noise coupling. Fast switching signals such as MDATA and
MCLK should be shielded with digital ground to avoid radiating
noise to other sections of the board and should never run near
analog signal paths. Crossover of digital and analog signals
следует избегать. Traces on different but close layers of the
board should run at right angles to each other. This will re-
duce the effect of feedthrough through the board.
The power supply lines to the AD1555 should use as large a
trace as possible to provide low impedance paths and reduce
the effect of glitches on the power supply lines. Good decoupling
is also important to lower the supplies impedance resent to the
AD1555 and reduce the magnitude of the supply spikes. Decou-
pling ceramic capacitors, typically 100 nF, should be placed on
power supply pins +V
, –V
, and V
L
close to, and ideally right
up against these pins and their corresponding ground pins.
Additionally, low ESR 10 µF capacitors should be located in
the vicinity of the ADC to further reduce low frequency ripple.
The V
L
supply of the AD1555 can either be a separate supply
or come from the analog supply V
. When the system digital
supply is noisy, or fast switching digital signals are present, it is
recommended, if no separate supply is available, to connect the
V
L
digital supply to the analog supply V
through an RC filter
as shown in Figure 7.
REV. B
AD1555/AD1556
–22–
Таблица VIII. Status Register Data Bits
Бит
Номер
Имя
Описание
RESET State
DB23 (MSB)
ОШИБКА
Detects One of the Following Errors
0
DB22
OVWR
Read Sequence Overwrite Error
0
DB21
MFLG
Modulator Flag Error
MFLG
DB20
X
X
DB19
АКК
Accumulator Error
0
DB18
DRDY
Data Ready
0
DB17
FLSTL
Filter Settled
0
DB16
DRNG
Output Data Not within AD1555 Range
0
DB15
X
X
DB14
X
X
DB13
X
X
DB12
X
X
DB11
PWRDN
Power-Down Mode
PWRDN
DB10
CSEL
Select TDATA Input
CSEL
DB9
X
X
DB8
BW2
Filter Bandwidth Selection
BW2
DB7
BW1
Filter Bandwidth Selection
BW1
DB6
BW0
Filter Bandwidth Selection
BW0
DB5
X
X
DB4
CB4
PGA Input Select
PGA4
DB3
CB3
PGA Input Select
PGA3
DB2
CB2
PGA Gain Select
PGA2
DB1
CB1
PGA Gain Select
PGA1
DB0 (LSB)
CB0
PGA Gain Select
PGA0
The AD1555 has three different ground pins: AGND1, AGND2,
and AGND3 plane, depending on the configuration. AGND1
should be a star point and be connected to the analog ground
точки. AGND2 should be directly tied to AGND1. Низкий
impedance trace should connect in the following order: AGND3,
the low side of the reference decoupling capacitor on REFCAP1,
the ground of the reference voltage, and return to AGND1.
Evaluating the AD1555/AD1556 Performance
Performances of the AD1555/AD1556 can be evaluated with
the evaluation board EVAL-AD1555/AD1556EB. The evaluation
board package includes a fully assembled and tested evaluation
board, documentation, and software for controlling the board
from a PC via the PC printer port.
REV. B
AD1555/AD1556
–23–
OUTLINE DIMENSIONS
Dimensions shown in inches and (mm)
28-Lead PLCC
(P-28A)
4
PIN 1
IDENTIFIER
5
26
25
11
12
19
18
TOP VIEW
(PINS DOWN)
0.495 (12.57)
0.485 (12.32)
SQ 0.456 (11.58)
0.450 (11.43)
SQ
0.048 (1.21)
0.042 (1.07)
0.048 (1.21)
0.042 (1.07)
0,020
(0.50)
R